[发明专利]调整纳米线结构的方法

说明书

技术领域

基本上，本揭示是关于制造精密集成电路产品，并且更具体地关于调整用在各种半导体装置中的纳米线结构的各种方法。

背景技术

诸如CPU、储存装置、ASIC等（特殊应用集成电路）之类先进集成电路的制造，需要根据指定的电路布局在给定芯片面积中形成大量电路组件，其中所谓的金属氧化物场效应晶体管(MOSFET或FET)代表实质决定集成电路效能的一种重要电路组件。FET是一种平面型装置，其一般包括源极区、漏极区、位于源极区与漏极区之间的通道区、以及位于通道区之上的栅极电极。流经FET的电流通过控制施加至栅极电极的电压而予以控制。以NMOS装置为例，若无电压施加于栅极电极，则无电流通过NMOS装置（忽略不想要而相对较小的漏电流）。然而，当适当的正电压施加于栅极电极时，NMOS装置的通道区开始导通，并且允许电流通过导通的通道区在源极区与漏极区之间流动。

为了改良FET的操作速度、并且增加FET在集成电路装置上的密度，几年来，装置设计师已大幅缩减FET的实体尺寸。更具体的是，FET的通道长度已显著缩减，从而改良FET的切换速度。然而，FET通道长度的缩减也减少了源极区与漏极区之间的距离。在某些情况下，源极与漏极之间间距的缩减造成难以有效让源极区与通道的电位免受漏极电位的负面影响的情况。这有时被称为所谓的短通道效应，其中FET作为主动式切换器的特性亦因此衰退。

对比于平面型结构的FET，另有如描述性鳍式场效应晶体管(FinFET)装置之类所谓的3D装置，其为三维结构。更具体地说，在FinFET中，形成有普遍垂直而置的鯺状主动区，而栅极电极包围鳍状主动区的两侧和上表面以形成三栅结构，从而使用具有三维结构的通道而非平面型结构。在某些情况下，绝缘覆盖层(例如硅氮化物)置于鳍部上方，并且FinFET装置仅具有双栅结构。不同于平面型FET，在FinFET装置中，通道垂直于半导体基板的表面而形成，从而缩减半导体装置的实体尺寸。还有，在FinFET中，装置漏极区的接面电容得以大幅缩减，其易于降低至少一些的短通道效应。当施加适当的电压于FinFET装置的栅极电极时，鳍部的表面（以及表面附近的内部），亦即具有逆向载子(inversion carrier)之鳍部实质上垂直取向的侧壁和顶部上表面，可促成电流导通。在FinFET装置中，「通道宽度」大约为垂直鳍部高度的两倍(2×)再加上鳍部上表面的宽度(亦即鳍部宽度)。如同平面型晶体管装置，可使用相同的实际组件尺寸(footprint)形成多个鳍部。因此，对于给定的划分空间(plot space)（或实际组件尺寸），FinFET易于产生比平面型晶体管装置显著更强的驱动电流。另外，装置转为「关闭(OFF)」之后拜FinFET装置上「鳍部」通道优越的栅极静电控制所赐，FinFET装置的漏电流相较于平面型FET的漏电流显著降低。简言之，FinFET装置的3D结构相较于平面型FET，属于优越的MOSFET结构，尤甚是在20纳米(nm)及其后的CMOS技术世代。FinFET装置上的进一步改良含括使用介电隔离材料使「鳍部」通道与彼此并且与基板完全隔离。隔离材料趋向于降低相邻FinFET装置之间的漏电，以及降低源极与漏极之间行经常见FinFET装置「主体」中基板的漏电流。

3D半导体装置的另一种形式是将所谓的纳米线结构利用于装置的通道区。有许多已知技术可用于形成此等纳米线结构。图1A至1C为描述性3D装置10就制造观点的各个视图，其中所形成的是基本纳米线结构14。图1A是装置10的平面图，而图1B至1C是装置10就图1A所标示处而取的剖面图。

如图1A至1C所示，3D装置10包括形成于半导体基板12之上的三个描述性纳米线结构14。纳米线结构14的端部固定于基板的部分16（如图1C中虚线所示）。在某些情况下，可在形成沟槽隔离区之前围绕装置10而形成纳米线结构14。如图1C所示，在一个具体实施例中，纳米线结构14可具有普遍为圆形截面的配置。

一般而言，由于半导体装置缩减为愈来愈小的特征尺寸，用于制作装置之制造技术能够可靠并且重复产生尺寸与配置均匀的特征亦变得更加重要。对于利用纳米线结构作为装置通道区的先进半导体装置而言也是如此。对于先前类型的晶体管装置，其在产生非常小的纳米线结构上有不断的需求。

本揭示是关于可解决或降低以上所指出的一或多个问题而用于在各种半导体装置中调整纳米线结构的各种方法。

发明内容