[发明专利]电子束检测优化方法

说明书

技术领域

本发明是有关于一种电子束检测方法，且特别是有关于一种电子束检测优化方法。

背景技术

随着IC工艺的线宽持续缩小，工艺的关键尺寸(CD)的控制与监测也更加重要。以纳米世代半导体技术来看，要精确检测出芯片表面结构的缺陷也更加不易。

目前有使用电子束检测工具(E-Beam inspection tool)来检测芯片表面结构，但是因为E-Beam检测属于高分辨率但受测面积小的检测方式，所以根据受测面积的大小，检测时间往往需要数小时到数十天不等。

因此，近来有利用各种方式通过缩减受测点来缩短电子束检测的时程，但是仍旧需要耗费很多时间才能得到芯片影像以及缺陷。

发明内容

本发明提供一种电子束检测优化方法，能大幅缩短检测时间且维持受测区域的数量。

本发明另提供一种电子束检测优化方法，能精确得到缺陷信息且避免芯片受损。

本发明的电子束检测优化方法，包括取得一芯片中的初始检测区域，每个初始检测区域的中心为缺陷点，然后重新产生互不重叠的重设检测区域，其中每个重设检测区域是被一视场(field of view，FOV)所涵盖的范围，且所述范围内具有至少一个缺陷点。之后，将重设检测区域的中心转换成检测中心点，并对所述检测中心点进行电子束检测。

本发明的另一电子束检测优化方法，包括取得一芯片中的初始检测区域，每个初始检测区域的中心为缺陷点，然后以单一视场(FOV)的范围为单位，将所有缺陷点重新分配至多个重设检测区域内。之后，将重设检测区域的中心转换成检测中心点，并对所述检测中心点进行电子束检测。

在本发明的一实施例中，上述重设检测区域之间的重叠面积为每个重设检测区域的面积比1％以下。

在本发明的一实施例中，上述重设检测区域之间互不重叠。

在本发明的各个实施例中，取得上述初始检测区域的方法包括设定在关键尺寸(critical dimension，CD)在一预定值以下的区域为初始检测区域。

在本发明的各个实施例中，取得上述初始检测区域的方法包括根据设计法则(design rule)将超过一预定数值或低于一预定数值的区域设定为初始检测区域。

在本发明的各个实施例中，取得上述初始检测区域的方法包括根据先前进行的芯片缺陷检测结果选定初始检测区域。

在本发明的各个实施例中，取得上述初始检测区域的方法包括根据黄光规则检查(lithographic rule check，LRC)以及/或是设计规则检查(design rule check，DRC)得到的区域设为初始检测区域。

在本发明的各个实施例中，上述初始检测区域的方法是由其他机台取得的缺陷点信息。

在本发明的各个实施例中，每个重设检测区域的视场(FOV)为0.1μm～100μm。

基于上述，本发明通过重新产生互不重叠的重设检测区域做为检测区域，因此能大幅缩短检测时间且维持受测区域的数量，并可避免因检测区域过分重叠导致的芯片受损问题。

为让本发明的上述特征和优点能更明显易懂，下文特举实施例，并配合所附图式作详细说明如下。

附图说明

图1是依照本发明的第一实施例的一种电子束检测优化流程图。

图2A至图2C是第一实施例的步骤100至120的一范例示意图。

图3是依照本发明的第二实施例的一种电子束检测优化流程图。

【符号说明】

100～130、300～330：步骤

200a、202a、204a：初始检测区域

200b、202b、204b：缺陷点

206a、208a、210a：重设检测区域

206b、208b、210b：检测中心点

具体实施方式

图1是依照本发明的第一实施例的一种电子束检测优化流程图。

在图1中，先进行步骤100，取得初始检测区域；亦即，取得某一芯片中的多个初始检测区域，且这些初始检测区域的中心是缺陷点(defect points)。譬如图2A即显示芯片中的初始检测区域200a、202a、204a等12个区域，且初始检测区域200a、202a、204a的中心为缺陷点200b、202b、204b。