[发明专利]一种修复位于有源区衬底上损伤的方法

说明书

技术领域

本发明涉及半导体制造技术领域，尤其涉及一种修复位于有源区衬底上损伤的方法。

背景技术

目前，随着半导体器件结构的微型化趋势，CMOS器件产品的尺寸也在持续不断的缩小，而在器件产品的制备工艺中衬底及材料的损失（the substrate and material loss）越来越严重。

根据国际半导体技术路线图（International Technology Roadmap For Semiconductors，简称ITRS）的显示，CMOS器件结构的表面粗糙度（surface roughness）损伤及硅（silicon）、氧化物（oxide）的损失（loss）变得越来越严重，如在CMOS产品的制备过程中，进行主侧墙刻蚀（main-spacer etch）/偏置侧墙刻蚀（offset etch）工艺步骤时，均会造成硅衬底的损失或损伤（Si substrate recess/damage）。

具体的，在进行如栅介质层和侧墙薄膜（sidewall fiim）剥离（scaling）工艺，或者采用反应离子刻蚀工艺（Reactive Ion Etching，简称RIE）刻蚀形成栅极图形（gate patterning）或栅极侧墙（spacer）工艺，甚至器件表面的清洗（cleaning）、灰化（ash）工艺中，均会由于覆盖在硅衬底表面的刻蚀停止层（etch stop layer）比较薄，无法阻挡硅衬底在进行上述工艺时受到的严重损伤（very grievous substrate damage），如在进行上述工艺时，会对位于有源区（即源/漏区（source/drain，简称S/D））的硅衬底表面的硅及氧化物等材料造成严重的损失（material loss），还会进一步增大硅衬底的表面的粗糙度。

发明内容

针对上述技术问题，本申请提供了一种修复位于有源区衬底上损伤的方法，主要应用于进行CMOS器件制备时对位于有源区（即S/D区）的硅衬底造成的损伤（如增大硅衬底表面的粗糙度、造成硅衬底表面的硅及氧化物等材料严重的损失等）的修复。

本申请记载了一种修复位于有源区衬底上损伤的方法，其中，所述方法包括：

提供一设置有有源区的半导体衬底；

于该半导体衬底上进行CMOS器件制备工艺时，在位于有源区的半导体衬底上形成损伤后，采用选择性外延生长工艺对所述损伤进行修复。

上述的修复位于有源区衬底上损伤的方法，其中，所述CMOS器件制备工艺包括栅极图形化工艺、偏置侧墙刻蚀工艺、主侧墙刻蚀工艺、灰化工艺和清洗工艺；

于所述半导体衬底上进行所述栅极图形化工艺、所述偏置侧墙刻蚀工艺、所述主侧墙刻蚀工艺、所述灰化工艺和/或所述清洗工艺后，采用选择性外延生长工艺对所述损伤进行修复。

上述的修复位于有源区衬底上损伤的方法，其中，所述损伤包括材料损失和衬底表面粗糙度增大。

上述的修复位于有源区衬底上损伤的方法，其中，所述材料损失包括硅损失和/或氧化物损失。

上述的修复位于有源区衬底上损伤的方法，其中，所述选择性外延生长工艺形成一修复薄膜覆盖在位于有源区的半导体衬底上，以对所述损伤进行修复。

上述的修复位于有源区衬底上损伤的方法，其中，所述修复薄膜的材质及其物理化学性质均与所述半导体衬底的相同。

上述的修复位于有源区衬底上损伤的方法，其中，所述修复薄膜的厚度为20～100埃。

上述的修复位于有源区衬底上损伤的方法，其中，在温度为500～800℃的条件下，采用SiH₄或DCS作为反应气体，同时于反应腔室中通入H₂和HCL，进行所述选择性外延生长工艺。

上述的修复位于有源区衬底上损伤的方法，其中，所述半导体衬底为硅衬底。

上述的修复位于有源区衬底上损伤的方法，其中，采用单片或批次处理系统进行所述的CMOS器件制备工艺。

本申请还记载了一种修复位于有源区衬底上损伤的方法，其中，所述方法包括：

提供一半导体衬底；

于该半导体衬底的上表面覆盖一栅氧化物层后，在该栅氧化层的上表面制备多晶硅层或非晶硅层；

继续依次进行栅极图案化工艺、偏置侧墙制备工艺、轻掺杂工艺、退火工艺、主侧墙制备工艺和源/漏极注入工艺；

其中，于偏置侧墙制备工艺和/或主侧墙制备工艺后，对暴露的半导体衬底的表面进行选择性外延生长工艺。