[发明专利]一种半导体器件及其制作方法

说明书

技术领域

本发明涉及半导体制造工艺，具体而言涉及一种在后金属栅极技术（metal gate last process）中形成电极的方法。

背景技术

随着半导体技术的不断发展，集成电路性能的提高主要是通过不断缩小集成电路器件的尺寸以提高它的速度来实现的。目前，由于在追求高器件密度、高性能和低成本中半导体工业已经进步到纳米技术工艺节点，特别是当半导体器件尺寸降到20nm或以下时，半导体器件的制备受到各种物理极限的限制。对于具有更先进的技术节点的CMOS而言，后高K/金属栅极（high-k and metal gate last）技术已经广泛地应用于CMOS器件中，随着半导体器件尺寸的日益缩小栅极沟槽的宽度也越来越小，这将影响形成金属栅极薄膜堆叠结构工艺和增加金属栅极材料填充工艺的难度。

集成电路(IC)尤其是超大规模集成电路中的主要器件是金属氧化物半导体场效应晶体管（MOS），随着半导体集成电路工业技术日益的成熟，超大规模的集成电路的迅速发展，具有更高性能和更强功能的集成电路要求更大的元件密度，而且各个部件、元件之间或各个元件自身的尺寸、大小和空间也需要进一步缩小。目前为了满足半导体技术的发展，在形成有不同厚度的wetting layer（浸润层）的结构（该结构顶部侧壁的间距约为10nm）中填充形成铝金属层来代替现有技术中的金属栅极。

然而对于更先进的技术节点以及满足下一代集成电路的制造要求，在间隙填充(gap fill)之前采用PVD工艺形成的Ti浸润层在沟槽中形成突悬（overhang），这将影响后续的铝金属层的间隙填充工艺。接着，人们提出了采用钴（Co）浸润层代替Ti浸润层，钴浸润层能够缓解在沟槽中形成突悬的问题，但是钴浸润层对于后高K/金属栅极工艺而言是一种新的材料，这将在形成的金属栅极结构中引入杂质，其对于污染物的控制和高K/金属栅极中的化学机械研磨工艺都带来了很大的困难和新的挑战。

因此，需要提出一种新的半导体器件的制作方法，以解决现有技术中的问题。

发明内容

在发明内容部分中引入了一系列简化形式的概念，这将在具体实施方式部分中进一步详细说明。本发明的发明内容部分并不意味着要试图限定出所要求保护的技术方案的关键特征和必要技术特征，更不意味着试图确定所要求保护的技术方案的保护范围。

为了解决现有技术中存在的问题，本发明提出了一种半导体器件的制作方法，包括：提供半导体衬底；在所述半导体衬底上依次形成栅极氧化层、虚拟栅极材料层和硬掩膜层，其中，在形成所述虚拟栅极材料层的同时执行掺杂工艺，以使所述虚拟栅极材料层的掺杂浓度自下而上逐渐减小；刻蚀所述硬掩膜层和所述虚拟栅极材料层，以形成第一虚拟栅极；执行氧化工艺，氧化部分的所述第一虚拟栅极以形成自下而上逐渐变薄的氧化层；去除所述氧化层，以形成上宽下窄的第二虚拟栅极；在所述第二虚拟栅极的两侧形成侧墙结构；在所述半导体衬底上形成层间介电层，执行平坦化工艺以露出所述第二虚拟栅极。

优选地，还包括在执行平坦化步骤之后去除所述第二虚拟栅极以及位于所述第二虚拟栅极下方的所述栅极氧化层以形成金属栅极沟槽的步骤。

优选地，还包括在形成所述金属栅极沟槽之后在所述金属栅极沟槽中填充高K介电层和金属栅极层以形成金属栅极的步骤。

优选地，采用原位掺杂工艺或者注入工艺执行所述掺杂步骤。

优选地，还包括在执行所述氧化工艺之后执行源/漏扩展区注入的步骤。

优选地，还包括在形成所述侧墙结构之后形成源/漏极的步骤。

优选地，采用各向异性刻蚀工艺执行所述刻蚀步骤。

优选地，采用稀释的氢氟酸去除所述氧化层。

本发明还提出了一种半导体器件，所述半导体器件包括采用上述的任一方法制造的金属栅极结构，所述金属栅极结构为上宽下窄的金属栅极结构。

综上所述，根据本发明的制造工艺提出了一种形成金属栅极填充的新方法，利用不同掺杂浓度的多晶硅层的氧化速率差异，以形成上宽下窄的虚拟栅极，该虚拟栅极结构有利于金属栅极的填充，该制作方法增加了金属栅极的填充能力，并且使制作金属栅极的工艺变简单。同时，本发明的制作方法与高K介电层/金属栅极工艺兼容性能好，在NFET和PFET区域中的多晶硅栅极为虚拟栅极结构，所以掺杂情况可自由调整。

附图说明

本发明的下列附图在此作为本发明的一部分用于理解本发明。附图中示出了本发明的实施例及其描述，用来解释本发明的原理。附图中：