[发明专利]堆栈式半导体封装构件的测试设备及其测试方法

说明书

技术领域

本发明关于一种堆栈式半导体封装构件的测试设备及其测试方法，尤指一种适用于检测堆栈式(Package on Package)半导体封装构件的电性特性或功能的测试设备及其测试方法。

背景技术

随着行动多媒体产品的普及、对更高数字讯号处理、具有更高储存容量、以及灵活性电子装置的迫切需求，堆栈式封装(stacked package on package，PoP)应用正快速成长。

请参阅图5，图5是一般常见堆栈式半导体封装构件的示意剖视图。所谓堆栈式封装技术是将两个或更多组件，以垂直堆栈或是背部搭载的方式封装。如图中所示，一般常见包括一底层芯片91、及一顶层芯片92，其中底层芯片91通常整合数字或混合讯号逻辑组件，例如基频、应用或多媒体处理器；而在顶层芯片92中通常整合内存，例如DRAM或Flash。据此，堆栈式封装的优势在于，比传统并排排列的封装方式占用更少的印刷电路板(PCB)空间并简化电路板设计，且又可通过内存与逻辑电路的直接联机来改善频率效能表现。

再者，在半导体封装测试的制程中，一般堆栈式半导体封装构件通常系于堆栈封装前，先将顶层芯片92与底层芯片91分别测试，待二者都通过测试后，再予层叠、打线、封装而完成最终产品。然而，目前底层芯片91的测试通常需要搭配顶层的内存芯片方可进行功能性测试，故底层芯片91的测试方式明显较一般单纯的电子组件测试为复杂。

再且，现有技术底层芯片91的测试方式以人工目测、手动的方式进行，其主要通过人员目测将顶层芯片92与底层芯片91对位后，再人工手动进行测试。然而，此一传统人工的方式，很容易会因为操作人员的误判或操作上的瑕疵导致测试失效，从而降低了测试准确率且又无端地耗费成本，此外人工测试方式的效率也始终无法提升。

由此可知，如何达成一种能够进行全自动化测试，而可大幅提高测试效率、及准确率，进而显著降低成本的堆栈式半导体封装构件的测试设备及其测试方法，实为产业上的一种迫切需要。

发明内容

本发明的主要目的是在提供一种堆栈式半导体封装构件的测试设备及其测试方法，以能以全自动化的方式对堆栈式半导体封装构件的底层芯片进行测试，以大幅提高测试效率、以及测试准确率，并且可显著降低成本支出。

为达成上述目的，本发明一种堆栈式半导体封装构件的测试设备，主要包括主控制器、升降取放装置、测试座、升降旋臂、以及芯片置放模块。其中，测试座用以容置第一芯片，且测试座位于升降取放装置下方；升降旋臂位于升降取放装置的一侧；芯片置放模块组设于升降旋臂上，而芯片置放模块容置有一第二芯片，且芯片置放模块的下表面设有若干接触端子，第二芯片电性连接至若干接触端子。此外，主控制器电性连接升降取放装置、测试座、升降旋臂、及芯片置放模块；主控制器控制升降取放装置于测试座上加载或载出第一芯片；主控制器控制升降旋臂以驱使芯片置放模块升降及旋转而移位于升降取放装置与测试座之间或位于升降取放装置的一侧；而且，主控制器控制升降取放装置连同芯片置放模块下降使若干接触端子电性连接于测试座上的第一芯片并进行测试。

据此，本发明的堆栈式半导体封装构件的测试设备主要是由一升降旋臂，而使容置有第二芯片的芯片置放模块可选择地移位于升降取放装置与测试座之间或位于升降取放装置的一侧，以利升降取放装置移载取放芯片或下压结合芯片置放模块以进行测试。

优选的是，本发明的升降取放装置的下表面可设置一吸取头；而主控制器可控制芯片置放模块移入升降取放装置与测试座之间并与升降取放装置的下表面接合，且主控制器可控制吸取头对应吸附第二芯片。据此，本发明的吸取头除了可以取放第一芯片外，并可充当判断芯片置放模块与升降取放装置是否完整接合的感测装置。详细地说，在芯片置放模块与升降取放装置接合时，由吸取头吸附第二芯片，可用以判断测试芯片置放模块与升降取放装置是否完整接合，因一旦芯片置放模块未完整接合升降取放装置时，第二芯片的上表面与吸取头间必留有余隙，此时二者无法密封贴合而构成负压，由此便可得知接合出错，故可辅助芯片置放模块与升降取放装置对位接合的判断。

再者，本发明的测试设备可更包括一位置传感器，其可设置于升降旋臂上并电性连接主控制器，而位置传感器可用于侦测芯片置放模块的位置。即，本发明可通过位置传感器来感测芯片置放模块的实际位置或感测升降旋臂的动作或其所在方位，由此辅助芯片置放模块的定位。