[发明专利]一种薄膜晶体管及其制作方法、TFT阵列基板、显示装置在审
申请号: | 201410054172.7 | 申请日: | 2014-02-18 |
公开(公告)号: | CN103824779A | 公开(公告)日: | 2014-05-28 |
发明(设计)人: | 王守坤;郭会斌;刘晓伟;冯玉春;郭总杰 | 申请(专利权)人: | 北京京东方显示技术有限公司;京东方科技集团股份有限公司 |
主分类号: | H01L21/336 | 分类号: | H01L21/336;H01L21/265;H01L29/786;H01L29/10;H01L21/77 |
代理公司: | 北京银龙知识产权代理有限公司 11243 | 代理人: | 许静;安利霞 |
地址: | 100176 北京*** | 国省代码: | 北京;11 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 一种 薄膜晶体管 及其 制作方法 tft 阵列 显示装置 | ||
1.一种薄膜晶体管的制作方法,其特征在于,包括:
形成半导体有源层和掺杂半导体有源层的步骤;
形成源漏金属层的步骤;
形成沟道区域的步骤;
在形成沟道区域的步骤之后,通过离子注入的方式,在所述沟道区域内的半导体有源层表面注入用于降低TFT漏电流的离子的步骤。
2.根据权利要求1所述的薄膜晶体管的制作方法,其特征在于,所述离子为N离子、C离子或H离子。
3.根据权利要求1所述的薄膜晶体管的制作方法,其特征在于,具体包括:
在基板上沉积栅金属层,通过构图工艺,得到栅极图形;
在栅极上沉积栅绝缘层、半导体有源层和掺杂半导体有源层和源漏金属层,通过构图工艺得到沟道区域以及源电极、漏电极的图形,并在源电极、漏电极的图形上的光刻胶剥离之前、通过离子注入的方式,在所述沟道区域内的半导体有源层表面注入用于降低TFT漏电流的离子。
4.根据权利要求1所述的薄膜晶体管的制作方法,其特征在于,具体包括:
在基板上沉积源漏金属层,通过构图工艺得到源电极、漏电极的图形;
在源电极、漏电极上形成掺杂半导体有源层和半导体有源层,通过构图工艺形成沟道区域;
通过离子注入的方式,在所述沟道区域内的半导体有源层表面注入用于降低TFT漏电流的离子。
5.根据权利要求1所述的薄膜晶体管的制作方法,其特征在于,所述离子注入方式,所采用的注入离子能量为20KV~80KV。
6.根据权利要求1所述的薄膜晶体管的制作方法,其特征在于,所述离子注入方式,所注入的离子剂量为2*1017/cm2~5*1018/cm2。
7.一种薄膜晶体管,其特征在于,所述薄膜晶体管采用如权利要求1-6中任一项所述的薄膜晶体管的制作方法制作得到。
8.根据权利要求7所述的薄膜晶体管,其特征在于,所述离子为N离子时,所述半导体有源层注入离子部分所包含的Si、H、N的含量分别为30%~50%,4%~15%,35%~60%。
9.根据权利要求7所述的薄膜晶体管,其特征在于,所述离子为C离子时,所述半导体有源层注入离子部分所包含的Si、H、C的含量分别为30%~50%,4%~15%,40%~60%。
10.一种TFT阵列基板,其特征在于,所述阵列基板包括如权利要求7-9所述的薄膜晶体管。
11.一种显示装置,其特征在于,所述显示装置包括如权利要求10所述的TFT阵列基板。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于北京京东方显示技术有限公司;京东方科技集团股份有限公司,未经北京京东方显示技术有限公司;京东方科技集团股份有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201410054172.7/1.html,转载请声明来源钻瓜专利网。
- 上一篇:一种软管固定结构
- 下一篇:数控转塔冲床分体组合式机身工作台
- 同类专利
- 专利分类
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造