[发明专利]用于集成电路设计的间隔蚀刻工艺

说明书

本申请要求于2013年3月15日提交的标题为“用于集成电路设计的间隔蚀刻工艺(Spacer Etching Process for Integrated Circuit Design)”的美国临时申请第61/791,138号的优先权，其全部内容结合于此作为参考。本申请也将2013年5月13日提交的标题为“制造FinFET器件的方法(A Method of Fabricating A FinFET Device)”的美国专利申请第13/892,945号的内容结合于此作为参考。 

技术领域

本发明总体涉及半导体技术领域，更具体地，涉及用于集成电路设计的间隔蚀刻工艺。 

背景技术

半导体集成电路(IC)工业经历了指数式的增长。IC材料和设计中的技术进步已经产生了几代IC，其中每代都比前一代具有更小且更为复杂的电路。在IC的发展过程中，通常功能密度(即，每个芯片区域的互连器件的数量)增加而几何尺寸(即，使用制造工艺可以产生的最小部件(或线))减小。通常，这种按比例缩小工艺提供的优势包括增加生产效率和降低相关成本。但是这种按比例缩小工艺还增加了处理和制造IC的复杂性，为了实现这些进步，需要在IC处理和制造中的类似发展。 

例如，间隔技术常用于形成芯轴，芯轴用于诸如鳍式场效应晶体管(FinFET)器件的器件中。通常，间隔技术用于在高级光刻中使曝光图案加倍。也就是说，与第一曝光图案相比，最终图案的间距减小至为仅一半。由于受光刻工艺的限制，难以获得较小的剪切部件。 

并且在一些情况下，期望具有较大的工艺窗口。工艺窗口是指在光刻工艺中仍然可以在光刻胶层中产生期望的部件的聚焦和曝光设置的范围。 

因此，需要的是这个领域的改进。 

发明内容

为了解决现有技术中存在的问题，根据本发明的一个方面，提供了一种形成用于集成电路的目标图案的方法，所述方法包括：在衬底上形成第一材料层；使用第一布局实施第一图案化工艺以在所述第一材料层中形成多个第一沟槽；使用第二布局实施第二图案化工艺以在所述第一材料层中形成多个第二沟槽；在所述多个第一沟槽和所述多个第二沟槽的侧壁上均形成间隔部件，所述间隔部件具有厚度；去除所述第一材料层；将所述间隔部件用作蚀刻掩模以蚀刻所述衬底；以及去除所述间隔部件；其中，所述目标图案形成为具有所述第一布局和所述第二布局。 

根据上述方法，其中，部分所述多个第一沟槽与部分所述多个第二沟槽合并。 

根据上述方法，其中，形成间隔部件的步骤产生用于所述目标图案的剪切部件，其中，部分沟槽的宽度小于所述间隔部件的厚度的两倍。 

根据上述方法，其中，使用第一布局实施第一图案化工艺的步骤包括：在所述第一材料层上方形成第二材料层；在所述第二材料层上方形成光刻胶层；使用所述第一布局图案化所述光刻胶层从而产生光刻胶图案；以及将所述光刻胶图案转印至所述第一材料层；其中，第二材料不同于第一材料。 

根据上述方法，其中，使用第一布局实施第一图案化工艺的步骤包括：在所述第一材料层上方形成第二材料层；在所述第二材料层上方形成光刻胶层；使用所述第一布局图案化所述光刻胶层从而产生光刻胶图案；以及将所述光刻胶图案转印至所述第一材料层；其中，第二材料不同于第一材料；所述第一材料包括氮化硅；所述第二材料层包括底层和中间层；所述底层包括底部抗反射涂覆聚合物材料；以及所述中间层包括含硅聚合物。 

根据上述方法，其中，使用第一布局实施第一图案化工艺的步骤包括：在所述第一材料层上方形成第二材料层；在所述第二材料层上方形成光刻胶层；使用所述第一布局图案化所述光刻胶层从而产生光刻胶图案；以及 将所述光刻胶图案转印至所述第一材料层；其中，第二材料不同于第一材料；将所述光刻胶图案转印至所述第一材料层的步骤包括：将所述光刻胶图案用作蚀刻掩模以蚀刻所述第二材料层，从而暴露所述第一材料层；去除所述光刻胶层；将所述第二材料层用作蚀刻掩模以蚀刻所述第一材料层，从而暴露所述衬底；以及去除所述第二材料层。 

根据上述方法，其中，使用第二布局实施第二图案化工艺的步骤包括：在所述第一材料层上方形成第二材料层；在所述第二材料层上方形成第三材料层；在所述第三材料层上方形成光刻胶层；使用所述第二布局图案化所述光刻胶层，从而产生光刻胶图案；以及将所述光刻胶图案转印至所述第一材料层；其中：第二材料不同于第一材料；并且第三材料不同于第二材料。