[发明专利]用于电过应力/电涌/IEC的钳位电路和装置

说明书

技术领域

除了其他方面，本专利申请讨论用于集成电路的保护方法和装置。

背景技术

在ESD事件期间，大电流可流过集成电路(IC)，可能对IC造成损坏。半导体器件通常在输入垫片和实际器件之间具有极小量的串联电阻。当输入垫片包含大量的静电电荷时，缺乏与半导体器件相连的串联电阻会使大量静电电荷仅在极短时间内通过电路，从而导致极大的电压瞬变。此类静电放电已在近年来经证实成为造成大量半导体器件以及包含所述半导体器件的集成电路出现故障的主要原因。为避免此类损坏，添加ESD保护电路。此类电路可消耗大量管芯空间。

发明内容

除了其他方面，本专利申请讨论用于集成电路的保护方法和装置。在一个例子中，保护电路免受瞬态电事件损坏的装置可包括被配置为在瞬态事件期间将电路端子连接到参考电位的保护晶体管，以及串联连接在所述端子和保护晶体管的控制节点之间的一个或多个二极管，所述一个或多个二极管被配置为在端子的预定电压下触发保护晶体管。在一些例子中，所述装置不包括连接在保护晶体管的控制节点和参考电位之间的钳位二极管。

一种保护电路，包括：并联连接在第一端子和第二端子之间的多个保护子电路，所述第二端子被配置为连接到参考电压；以及其中每个保护子电路包括：被配置为在所述瞬态事件期间将所述电路端子连接到参考电位的保护晶体管；串联连接在所述端子和所述保护晶体管的控制节点之间的一个或多个二极管，所述一个或多个二极管被配置为在所述端子的预定电压下触发所述保护晶体管；以及其中每个保护子电路不包括连接在所述保护晶体管的所述控制节点和所述第二端子之间的钳位二极管。

此概述旨在提供本专利申请的主题的非排他性发明内容。其并非要提供本发明的排他或穷举性说明。包括具体实施方式以提供关于本专利申请的更多信息。

附图说明

附图未必按比例绘制，在附图中，类似的数字可描述不同视图中的类似组件。带有不同字母后缀的类似数字可表示类似组件的不同情形。附图总体上以举例的方式而非限制方式示出了本申请中所讨论的各种实施例。

图1总体上示出了示例性保护电路；

图2总体上示出了包括三个保护晶体管的示例性保护电路；

图3示出了示例性保护电路的模拟。

具体实施方式

本发明的发明人已认识到用于从电过应力(electrical over-stress)(EOS)事件、电涌事件和静电放电(ESD)事件转移能量的优质可扩展保护电路。图1总体上示出了示例性保护电路100，其包括串联连接在集成电路(IC)的端子或垫片(PAD)103和保护晶体管的102的控制节点之间的一个或多个二极管，例如齐纳二极管101。保护晶体管的切换端子可连接在IC垫片103和IC的参考电位（接地/基板）104（例如接地）之间。在某些例子中，所述IC可包括保护电路100。所述一个或多个串联连接的齐纳二极管101可被配置为提供特定触发电压，使得当在垫片103处接收到高于触发电压的瞬态电压时，保护晶体管102可打开或从高阻抗状态切换为低阻抗状态。保护晶体管102的低阻抗状态可转移在垫片103处接收到的瞬态能量，并防止该能量损坏连接到垫片103的其他电路或IC的其他电路。

触发电压可进行设定并可通过连接在垫片103和保护晶体管102的控制栅之间的二极管101的数量和类型来确定。在一个例子中，具有串联堆叠在垫片103和保护晶体管102的控制栅之间的6个6.5伏齐纳二极管101的保护电路100可在垫片103处提供约39伏的触发电压。这样，当垫片103处的电压超过约39伏时，保护晶体管102会开始将电流从垫片103传导至接地104，以保护连接到垫片103的其他电路。又如，串联堆叠在垫片和保护晶体管的控制栅之间的5个6.5伏齐纳二极管可在垫片处提供约33伏的触发电压。在某些例子中，一个或多个二极管101的选择可确定触发电压，并且还可确定对于低压和高压栅氧化层技术而言栅氧化层击穿的安全工作区内的栅电压。

在某些例子中，保护电路100可包括任选的连接到保护晶体管102的控制节点的下拉电阻器105。下拉晶体管105可在包括保护电路100的IC正常工作期间下拉保护晶体管102的控制节点上的电压。