[发明专利]在存储器MUX1布局中具有多层引脚的器件

说明书

技术领域

本发明一般地涉及半导体技术领域，更具体地，涉及集成电路存储器件。

背景技术

与逐渐减小的部件尺寸相关联的集成电路（IC）工艺和封装限制使得越来越难保持先前的引脚焊盘（引脚框）间隔（间距）。例如，单次曝光和单次蚀刻（1P1E）光刻技术将5个特定引脚的引脚框间距限制为800nm，但是电连接至一些较新的标准单元库中的静态随机存取存储器（SRAM）复用器1（MUX1）存储器单元的5个输入/输出（I/O）引脚仅允许引脚框的总间隔为450nm至720nm，从而不能满足5个I/O引脚。

1P1E光刻技术将5个引脚的引脚框间距限制为800nm，而双曝光和双蚀刻（2P2E）光刻技术将5个引脚的引脚框间距限制为635nm。尽管根据所需空间，635nm的2P2E间距优于800nm的1P1E间距，但是对于多种标准单元应用而言，2P2E引脚框除需要过大的间距以外还具有额外的电限制。

发明内容

为了解决现有技术中所存在的缺陷，根据本发明的一方面，提供了一种集成电路（IC）存储器件，包括：第一导电层；第二导电层，与所述第一导电层间隔开，所述第二导电层形成在所述第一导电层上方；至少一个2P2E引脚框，形成在所述第一导电层中并且电连接至所述第一导电层；以及至少一个1P1E引脚框，形成在所述第二导电层中并且电连接至所述第二导电层。

在该IC存储器件中，所述至少一个2P2E引脚框电连接至介于所述第一导电层和所述第二导电层之间的金属层。

在该IC存储器件中，所述至少一个1P1E引脚框电连接至所述第二导电层之上的金属层。

在该IC存储器件中，所述至少一个2P2E引脚框电连接至输入/输出（I/O）引脚。

在该IC存储器件中，所述至少一个1P1E引脚框电连接至输入/输出（I/O）引脚。

在该IC存储器件中，所述至少一个2P2E引脚框电连接至第一存储器单元，并且所述至少一个1P1E引脚框电连接至第二存储器单元。

在该IC存储器件中，所述存储器件是SRAM。

在该IC存储器件中，所述存储器件包括SRAM MUX1存储器单元。

根据本发明的另一方面，提供了一种集成电路（IC）存储器件，包括：第一导电层；第二导电层，电连接至所述第一导电层，所述第二导电层形成在所述第一导电层上方；第三导电层，与所述第二导电层间隔开，所述第三导电层形成在所述第二导电层上方；第四导电层，与所述第三导电层间隔开，所述第四导电层形成在所述第三导电层上方；2P2E引脚框，形成在所述第一导电层或所述第二导电层中，并且电连接至所述第一导电层或所述第二导电层；以及1P1E引脚框，形成在所述第三导电层或所述第四导电层中，并且电连接至所述第三导电层或所述第四导电层，其中，所述1P1E引脚框沿I/O块的边缘延伸的距离比所述2P2E引脚框沿I/O块的边缘延伸的距离更大。

在该IC存储器件中，所述第一导电层是第一金属层，并且所述第二导电层是第二金属层，所述第二金属层通过至少一个金属通孔电连接至所述第一金属层。

在该IC存储器件中，所述第三导电层是第三金属层，并且所述第四导电层是第四金属层，所述第四金属层通过至少一个金属通孔电连接至所述第三金属层。

在该IC存储器件中，所述2P2E引脚框电连接至输入/输出（I/O）引脚。

在该IC存储器件中，所述1P1E引脚框电连接至输入/输出（I/O）引脚。

在该IC存储器件中，所述2P2E引脚框电连接至第一存储器单元，并且所述1P1E引脚框电连接至第二存储器单元。

在该IC存储器件中，所述存储器件是SRAM。

在该IC存储器件中，所述存储器件包括SRAM MUX1存储器单元。