[发明专利]抗多节点翻转的存储器

权利要求书

1.抗多节点翻转的存储器，其特征是：它包括八个PMOS晶体管和四个NMOS晶体管；

所述八个PMOS晶体管分别为一号晶体管（P1）、二号晶体管（P2）、三号晶体管（P3）、四号晶体管（P4）、五号晶体管（P5）、六号晶体管（P6）、七号晶体管（P7）和八号晶体管（P8）；

所述四个NMOS晶体管分别为九号晶体管（N1）、十号晶体管（N2）、十一号晶体管（N3）和十二号晶体管（N4）；

所述一号晶体管（P1）的漏极接入电源VDD；

所述三号晶体管（P3）的漏极接入电源VDD；

所述一号晶体管（P1）的栅极同时与九号晶体管（N1）的栅极、三号晶体管（P3）的源极、四号晶体管（P4）的漏极、六号晶体管（P6）的栅极和八号晶体管（P8）的漏极连接；

八号晶体管（P8）的源极接入位线BL；

八号晶体管（P8）的栅极接入字线WL；

所述一号晶体管（P1）的源极同时与七号晶体管（P7）的漏极、二号晶体管（P2）的漏极、五号晶体管（P5）的栅极、十一号晶体管（N3）的栅极和三号晶体管（P3）的栅极连接；

七号晶体管（P7）的源极接入位线BLN；

七号晶体管（P7）的栅极接入字线WL；

五号晶体管（P5）的漏极接入电源VDD；

五号晶体管（P5）的源极同时与十号晶体管（N2）的栅极、四号晶体管（P4）的栅极、十一号晶体管（N3）的漏极和十二号晶体管（N4）的源极连接；

六号晶体管（P6）的漏极接入电源VDD；

六号晶体管（P6）的源极同时与十二号晶体管（N4）的栅极、二号晶体管（P2）的栅极、九号晶体管（N1）的漏极和十号晶体管（N2）的源极连接；

二号晶体管（P2）的源极与九号晶体管（N1）的源极连接；

四号晶体管（P4）的源极与十一号晶体管（N3）的源极连接；

十号晶体管（N2）的漏极同时与电源地和十二号晶体管（N4）的漏极连接。

2.根据权利要求1所述的抗多节点翻转的存储器，其特征在于该存储器在存操作状态下，字线WL为高电平，三号晶体管（P3）、五号晶体管（P5）、二号晶体管（P2）、九号晶体管（N1）和十号晶体管（N2）处于开态，一号晶体管（P1）、四号晶体管（P4）、六号晶体管（P6）、七号晶体管（P7）、八号晶体管（P8）、十一号晶体管（N3）和十二号晶体管（N4）处于关态。

3.根据权利要求1所述的抗多节点翻转的存储器，其特征在于该存储器在读操作状态下，两条位线BL和BLN预充电到VDD；字线WL为低电平，四号晶体管（P4）的源极与三号晶体管（P3）的漏极之间的线路为节点Q，所述节点Q为高电平；

一号晶体管（P1）的源极与二号晶体管（P2）的漏极之间的线路为节点QN，所述节点QN通过七号晶体管（P7）、二号晶体管（P2）、九号晶体管（N1）和十号晶体管（N2）进行放电，采用灵敏放大器根据两条位线之间的电压差将存储器的状态输出，实现读操作。

4.根据权利要求1所述的抗多节点翻转的存储器，其特征在于该存储器在写操作状态下，位线BL为低电平，位线BLN为高电平；

当字线WL为低电平时，四号晶体管（P4）的源极与三号晶体管（P3）的漏极之间的线路为节点Q，所述节点Q为低电平；一号晶体管（P1）的源极与二号晶体管（P2）的漏极之间的线路为节点QN，所述节点QN为高电平；

一号晶体管（P1）、六号晶体管（P6）、四号晶体管（P4）、七号晶体管（P7）、八号晶体管（P8）、十二号晶体管（N4）和十一号晶体管（N3）处于开态；十号晶体管（N2）、九号晶体管（N1）、二号晶体管（P2）、三号晶体管（P3）和五号晶体管（P5）处于关态；

当字线WL回到高电平时，九号晶体管（N1）的漏极和十号晶体管（N2）的源极之间的线路为节点S0、十一号晶体管（N3）的漏极和十二号晶体管（N4）的源极之间线路为节点S1，节点Q、节点QN、节点S0和节点S1均处于稳定状态，实现读操作。