[发明专利]具有SiGeSn源漏的鳍式场效应晶体管及其形成方法

说明书

技术领域

本发明涉及半导体制造领域，具体涉及一种具有SiGeSn源漏的鳍式场效应晶体管及其形成方法。

背景技术

金属-氧化物-半导体场效应晶体管（MOSFET）已经为集成电路行业服务了四十多年。人们发明了各种各样的巧妙技术使其特征尺寸不断缩小，但是并没有改变它的基本结构。然而，集成电路设计窗口，包括性能、动态功耗、静态功耗和器件容差，已经缩小到不得不需要发明一种新的晶体管结构的地步。随着栅长的不断缩小，MOSFET的转移特性（I_ds-V_gs）发生退化，主要表现在两个方面。一是亚阈值斜率变大和阈值电压降低，也就是说，通过降低栅电极电压V_gs不能使得MOS器件关断得很好。另一方面是，亚阈值斜率和阈值电压均对栅长的变化特别敏感，也就是说，MOS器件的工艺容差变得非常差，该现象被称为短沟道效应。

一方面为了有效地抑制短沟道效应，研究人员提出了一种器件结构，该器件结构使得半导体沟道仅仅存在于非常靠近栅的地方，能够消除远离栅的所有漏电通道。由于此时该半导体沟道足够地薄，其形状看起来像一条鱼的鳍（Fin），因而研究人员形象地称其为鳍式场效应晶体管（FinFET）。FinFET器件可以大幅增强栅对沟道的控制能力，有效地抑制了短沟道效应，使其具有驱动电流大、关态电流小、器件开关比高、成本低、晶体管密度高等优点。Fin的材料可以采用廉价的体Si衬底或绝缘体上硅衬底（SOI）来加工。

另一方面，随着器件尺寸的不断缩小，Si材料较低的迁移率已成为制约器件性能的主要因素。为了不断提升器件的性能，必须采用更高迁移率的沟道材料。目前研究的主要技术方案为：采用Ge或SiGe材料做PMOSFET器件的沟道材料，III-V化合物半导体材料为NMOSFET器件的沟道材料。Ge具有四倍于Si的空穴迁移率，随着研究的不断深入，Ge和SiGe沟道MOSFET中的技术难点逐一被攻克。在Ge或SiGe的MOSFET器件中，为了在Ge或SiGe沟道中引入单轴压应变，可以在源漏区域填充应变Ge_1－xSn_x（GeSn）合金，这样通过源漏的应变SiGeSn可以在沟道中引入单轴压应变，大幅度提升Ge或SiGe沟道的性能，当沟道长度在纳米尺度时，其性能提升尤为明显。与Ge相兼容的GeSn合金是一种IV族半导体材料，且与硅的互补金属氧化物半导体(CMOS)工艺具有良好的兼容性。然而，直接生长高质量高Sn含量的GeSn合金非常困难。首先，Sn在Ge中的平衡固溶度小于1%（约为0.3%）；其次，Sn的表面能比Ge小，非常容易发生表面分凝；再次，Ge和α-Sn具有很大的晶格失配(14.7%)。为了抑制Sn的表面分凝，提高Sn的含量，可在材料生长时掺入一定量的Si，形成SiGeSn层。Si的晶格常数比Ge小，而Sn的晶格常数比Ge大，通过在GeSn合金中掺入Si，可以提高GeSn合金的稳定性。

在生长SiGeSn材料时，通常采用的方法为分子束外延（MBE）。其中，现有的MBE工艺生长SiGeSn材料的过程为：先在衬底上外延生长一层SiGe缓冲层，再外延SiGeSn薄膜。该方法可得到晶体质量较好的SiGeSn薄膜，但设备昂贵，生长过程较为费时，成本较高，在大规模生产中将受到一定限制。也有人采用化学气相淀积（CVD）工艺生长SiGeSn薄膜，但制得的SiGeSn薄膜质量较差，热稳定性不佳，Sn易分凝，也不适用于半导体器件。并且，在FinFET结构中，一般需要采用选区形成的方法在源漏区形成SiGeSn，理论上可以采用化学气相淀积来选择性生长SiGeSn薄膜，而目前该方法在非选择性生长SiGeSn合金时的热稳定性不佳，Sn易分凝，其选择性生长工艺尚不成熟，成本也较高。

发明内容

本发明旨在至少在一定程度上解决上述FinFET源漏中难以形成质量好的SiGeSn薄膜、生产成本高的问题。为此，本发明的目的在于提出一种简单易行且成本低的具有SiGeSn源漏的鳍式场效应晶体管及其形成方法。

为实现上述目的，根据本发明实施例的具有SiGeSn源漏的鳍式场效应晶体管的形成方法可以包括以下步骤：提供衬底；在所述衬底之上形成SiGe鳍形结构；在所述SiGe鳍形结构之上形成栅堆叠或假栅；在所述栅堆叠或假栅两侧形成源区和漏区的开口，在所述开口位置露出所述SiGe鳍形结构；向所述SiGe鳍形结构注入含有Sn元素的原子、分子、离子或等离子体，以在所述开口位置形成SiGeSn层。