[发明专利]一种提升频率特性的赝配高电子迁移率晶体管的制作方法

权利要求书

1.赝配高电子迁移率晶体管，其特征是缓冲层位于衬底和InGaAs沟道层之间，低掺杂砷化镓层（4）在InGaAs沟道层及AlGaAs势垒层（3）上；高掺杂砷化镓层（5）在低掺杂砷化镓层（4）上；高掺杂砷化镓层（5）上的源电极（6）和与源电极间有漏电极（7）；源电极（6）和漏电极（7）之间去除高掺杂砷化镓层（5）提供A凹槽（8）；该A凹槽（8）及高掺杂砷化镓层（5）表面提供介A介质层（9）、B介质层（10）、C介质层（11）、D介质层（12）、E介质层（13）；在A凹槽（8）中去除低掺杂砷化镓层（4）以提供B凹槽（16）；栅电极金属（17）位于E介质层（13）及B凹槽（16）上。

2.如权利要求1所述的赝配高电子迁移率晶体管，其特征是所述的InGaAs沟道层的厚度为5纳米-20纳米,AlGaAs势垒层厚度为20纳米。

3.如权利要求1所述的赝配高电子迁移率晶体管，其特征是所述的源电极（6）与漏电极（7）之间的间距为1.5微米-4微米。

4.如权利要求1所述的赝配高电子迁移率晶体管，其特征是所述的介质层（9）是致密氮化硅SiN,A介质层（9）厚度20-50纳米；B介质层（10）包括疏松的氮化硅SiN、二氧化硅SiO₂，C介质层（10）厚度50-80纳米；C介质层（11）是致密氮化硅SiN,C介质层（11）厚度20-50纳米；D介质层（12）包括疏松的氮化硅SiN、二氧化硅SiO₂，D介质层（12）厚度50到80纳米；E介质层（13）是致密氮化硅SiN,E介质层（13）厚度50-100纳米。

5.如权利要求4所述的赝配高电子迁移率晶体管，其特征是所述的A介质层（9）、B介质层（10）、C介质层（11）、D介质层（12）、E介质层（13）上各开有介质窗口，且B介质层（10）、D介质层（12）上形成空洞（15）。

6.如权利要求1或5所述的赝配高电子迁移率晶体管，其特征是所述的F介质层（14）生长于E介质层（13）之上，且介质窗口的尺寸缩小、空洞（15）的外边缘被封闭。

7.如权利要求1所述的赝配高电子迁移率晶体管，其特征是所述的B凹槽（16）位于A凹槽（8）内。

8.如权利要求5所述的一种赝配高电子迁移率晶体管，其特征是所述的空洞（15）置在栅电极金属（17）下。

9.如权利要求1的一种赝配高电子迁移率晶体管的制作方法，其特征是该方法包括以下工艺步骤：

1）在衬底（1）上采用MBE和/或者任何其他合适的方法依次形成缓冲层（2）沟道及势垒层（3）、低掺杂砷化镓层（4）、高掺杂砷化镓层（5）；

2）在高掺杂砷化镓层（5）上形成第一欧姆接触区（6）作为源电极；

3）在高掺杂砷化镓层（5）上与第一欧姆接触区（6）间距间形成第二欧姆接触区（7）作为漏电极；

4）在源电极和漏电极之间利用干法或者湿法刻蚀的方法去除高掺杂砷化镓层（5）形成一A凹槽（8）；

5）在源电极（5）与漏电极（6）之间的表面淀积A介质层（9）、B介质层（10）、C介质层（11）、D介质层（12）、E介质层（13），A介质层（9）、B介质层（10）、C介质层（11）、D介质层（12）、E介质层（13）的淀积方法包括等离子体增强化学汽相淀积PECVD、电子束蒸发；

6）利用干法刻蚀形成介质窗口及空洞（15），为了将空洞（15）的尺寸扩大，利用湿法刻蚀B介质层（10）、D介质层（12）；

7）淀积F介质层（14），F介质层（14）缩小介质窗口的尺寸、F介质层（14）封闭空洞（15）的外边缘，F介质层（14）的淀积方法为离子体增强化学汽相淀积PECVD；

8）利用干法刻蚀F介质层（14），介质窗口位置的F介质层（14）刻蚀至A凹槽（8）表面，刻蚀后F介质层（14）后，空洞(15)仍然被封闭；

9）湿法刻蚀介质窗口处的低掺杂砷化镓层（4），形成B凹槽（16）；

10）可选择电子束蒸发栅电极金属（17）。