[发明专利]一种提升频率特性的赝配高电子迁移率晶体管的制作方法

说明书

技术领域

本发明涉及的是一种提升频率特性的赝配高电子迁移率晶体管及制作方法，具体地说是一种砷化镓铟/砷化镓铝/砷化镓赝配高电子迁移率晶体管及其制造方法，属于半导体技术领域。

背景技术

随着科技的发展，各种微波应用系统迫切需要适用于高频率特性的电子器件，基于化合物半导体的电子器件在微波系统中发挥着不可替代的作用。Triquint公司应用0.35μm光刻机，通过介质生长的“侧墙技术”缩小栅脚尺寸，从而制作出低成本的8mm毫米波段应用器件。但是要进一步提升器件的频率特性，就需要在此基础上进一步降低寄生电容。

发明内容

本发明提出的是一种提升频率特性的赝配高电子迁移率晶体管及制作方法，其目的旨在克服现有技术所存在的上述缺陷，大幅度的提高器件的频率特性。

本发明的技术解决方案是：赝配高电子迁移率晶体管，其结构是缓冲层位于衬底和InGaAs沟道层之间，低掺杂砷化镓层在InGaAs沟道层及AlGaAs势垒层上；高掺杂砷化镓层在低掺杂砷化镓层上；高掺杂砷化镓层上的源电极和与源电极间有漏电极；源电极和漏电极之间去除高掺杂砷化镓层提供A凹槽；该A凹槽及高掺杂砷化镓层表面提供介A介质层、B介质层、C介质层、D介质层、E介质层；在A凹槽中去除低掺杂砷化镓层以提供B凹槽；栅电极金属位于E介质层及B凹槽上。

其制作方法，包括以下工艺步骤：

1）在衬底上采用MBE和/或者任何其他合适的方法依次形成缓冲层沟道及势垒层、低掺杂砷化镓层、高掺杂砷化镓层；

2）在高掺杂砷化镓层上形成第一欧姆接触区作为源电极；

3）在高掺杂砷化镓层上与第一欧姆接触区间距间形成第二欧姆接触区作为漏电极；

4）在源电极和漏电极之间利用干法或者湿法刻蚀的方法去除高掺杂砷化镓层形成一A凹槽；

5）在源电极与漏电极之间的表面淀积A介质层、B介质层、C介质层、D介质层、E介质层，A介质层、B介质层、C介质层、D介质层、E介质层的淀积方法包括等离子体增强化学汽相淀积PECVD、电子束蒸发；

6）利用干法刻蚀形成介质窗口及空洞，为了将空洞的尺寸扩大，可利用湿法刻蚀B介质层、D介质层；

7）淀积F介质层，F介质层缩小介质窗口的尺寸、F介质层封闭空洞(15)的外边缘，F介质层的淀积方法为离子体增强化学汽相淀积PECVD；

8）利用干法刻蚀F介质层，介质窗口位置的F介质层刻蚀至A凹槽表面，刻蚀后F介质层后，空洞仍然被封闭；

9）湿法刻蚀介质窗口处的低掺杂砷化镓层，形成B凹槽； 

10）可选择电子束蒸发栅电极金属。

本发明的优点：通过生长多层介质层，在干法刻蚀栅脚介质工艺时中间的疏松介质层自动形成合适的侧蚀量；疏松介质层分两层生长，与单层疏松介质层比较，在同样的空洞大小尺寸下，两层疏松介质能通过生长介质层将空洞封闭，防止栅制作工艺的不稳定。侧墙介质层的生长缩小了栅脚的尺寸，极大的降低光刻小栅脚尺寸的成本，同时 T型栅栅帽的下端形成一定的真空空洞，因此T型栅的寄生电容大大的减小，大幅度的提高器件的频率特性。

附图说明

图1A是普通双凹槽砷化镓PHEMT的剖面图。

图1B是A器件31，是单层疏松介质时，未经过栅脚线宽缩小流程的双凹槽砷化镓PHEMT剖面图。

图1C是B器件32，是在A器件31的基础上，通过淀积介质缩小栅脚尺寸的剖面，空洞15的边缘未能封闭，存在工艺隐患。

图1D是器件33,是在器件32的基础上，通过生长两层疏松介质，缩小栅脚线宽、保证空洞尺寸大小，并且封闭了空洞15，保证器件无工艺隐患。

图2A是利用掩膜将第一次凹槽的位置裸露的剖面图。

图2B是将图2A中裸露的位置刻蚀去除到一定程度的剖面图。

图2C是2A、2B中去除A掩膜41后淀积多层介质层的剖面图。

图2D是利用掩膜将特定位置的介质裸露的剖面图。

图2E是利用干法刻蚀去除特定位置的介质的剖面图。

图2F是去除B掩膜42，并生长F介质层14的剖面图。

图2G是刻蚀F介质层14后的剖面图。

图2H是利用掩膜将特定位置裸露的剖面图。

图2I是利用湿法刻蚀形成第二次凹槽的剖面图。

图2J是淀积了栅金属的剖面图。

图2K是去除C掩膜43的剖面图。