[发明专利]导电膜及其制备方法、阵列基板

说明书

技术领域

本发明涉及微小半导体器件的导电膜领域，尤其涉及一种导电膜及其制备方法、阵列基板。

背景技术

近年来，在半导体集成电路或FPD（平板显示器）的晶体管中，用于电子零件的金属布线膜大多使用的是铝或铜等低电阻材料。例如在薄膜晶体管显示器中，随着面板的大型化，对于布线电极的低电阻化的要求也在逐渐提高，因而使用铝或铜作为低电阻布线的必要性也越来越高。

由于铜的电阻低于铝，且不易氧化，同时还能避免铝与由ITO构成的透明电极的接触电阻劣化的问题，现阶段大多把铜作为低电阻布线膜来使用。但铜与其他布线材料相比，当其作为源/漏电极使用时，还存在着铜容易扩散至硅半导体或氧化物半导体的问题，尤其是在其与氧化物半导体或由氧化物构成的层间绝缘膜接触时，铜原子易向氧化物中扩散的问题。

在现有技术中，通常会在铜中添加钼等元素或是纯粹的在铜溅镀的成膜工序中导入氮或氧以解决防止铜原子扩散的问题，但起到的效果均不佳。

发明内容

本发明实施例提供了一种导电膜及其制备方法、阵列基板，以防止铜原子扩散到半导体层中。

为达到上述目的，本发明的实施例采用如下技术方案：

一种导电膜，包括铜或铜合金的基膜，所述基膜内分布有元素氢或碳。

可选的，所述铜合金的成分包括锰、铝、镁、钙、锌、钛、锆、铪、钒、铌、钽、铬、钼、钨、铁、钌、锇、钴、铋、银、锡、硼、硅、镧、铈、镨和钕中的一种或几种。

可选的，所述导电膜中铜所占比例为75%以上并且小于100%。

一种阵列基板，所述阵列基板的像素单元包括栅极、栅极绝缘层、有源层、源/漏极和像素电极，栅极、源/漏电极和/或像素电极为：本发明实施例提供的导电膜；

或者本发明实施例提供的导电膜和铜膜的组合膜层。

一种由本发明实施例提供的导电膜的制备方法，包括如下步骤：

提供铜或铜合金靶材；

在磁控溅射镀膜设备的真空腔体中固定上述靶材，并将衬底放入真空腔体中，对真空腔体抽真空，并对所述衬底进行预热处理；

向真空腔体中通入工作气体以及溅射调控气体，调整溅射调控气体在沉积时的温度及分压，并在所述衬底上进行膜层沉积，制备得到所述导电膜。

可选的，所述溅射调控气体为氢气或甲烷。

可选的，所述溅射调控气体在沉积时的分压为1%-30%。

优选的，所述溅射调控气体在沉积时的分压为5%-15%。

可选的，所述溅射调控气体在沉积时的温度为0℃-800℃。

可选的，所述溅射调控气体在沉积时的温度为25℃-250℃。

本发明实施例提供了一种导电膜及其制备方法、阵列基板，与现有的导电膜相比不同的是，在本发明实施例提供的导电膜中溅射渗透有元素氢或碳。当元素氢或碳溅射渗入铜或铜合金膜内后，可在膜内形成有缺陷，通过该缺陷对其周围的铜原子形成束缚力，可有效的防止铜原子扩散到半导体层中，进而可增加导电膜的粘合力，提高导电膜的稳定性。

附图说明

图1为本发明实施例提供的导电膜的制备方法的流程图；

图2为本发明实施例提供的FFS型阵列基板的示意图；

图3为本发明实施例提供的又一FFS型阵列基板的示意图。

具体实施方式

下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

下面结合附图对本发明实施例提供的一种导电膜及其制备方法、阵列基板进行详细描述。

本发明实施例提供了一种导电膜，包括铜或铜合金的基膜，所述基膜内分布有元素氢或碳。

磁控溅射即电子在电场的作用下，在飞向衬底的过程中与氩原子发生碰撞，使其电离产生出氩离子和新电子；新电子飞向衬底，而氩离子在电场作用下加速飞向阴极靶，并以高能量轰击靶表面，使靶材发生溅射，并在溅射粒子的过程中使中性靶原子或分子沉积在衬底上，从而形成薄膜。在本实施例中，采用磁控溅射法，通过调整反应过程中所使用的工作气体的氛围，而使元素氢或碳溅射渗入铜或铜合金的基膜内部。