[发明专利]一种全硬件TCP协议栈实现系统

权利要求书

1.一种全硬件TCP协议栈实现系统，其特征在于：硬件平台由网络接口芯片（100）、外置PHY芯片（101）和DDR芯片（102）构成，其中网络接口芯片（100）由MAC模块（1）、MAC控制模块（2）、解包模块（3）、组包模块（4）、ARP模块（5）、ICMP模块（6）、IP模块（7）、TCP模块（8）、数据交互引擎（9）、DDR控制器（10）和配置和管理模块（11）构成；其功能和连接方式为：MAC模块（1）与外部的PHY芯片连接，其输入接口与组包模块（4）相连，输出接口与解包模块（3）相连，控制和状态接口与MAC控制模块（2）相连；MAC控制模块（2）与MAC模块（1）交互发送接收状态信息以及流控制信息，分别控制组包模块（4）和解包模块（3）的发送和接收；解包模块（3）会根据头信息判断接收包类型，把不同类型的包发送给ARP模块（5）和IP模块（7）处理；IP模块（7）把接收的 ICMP包发给ICMP模块（6）处理，把数据包去掉IP包头之后交给TCP模块（8）处理；TCP模块（8）通过标准的存储器接口方式把接收的数据发送到数据交互引擎（9），并从数据交互引擎（9）得到需要发送的数据；数据交互引擎（9）和DDR控制器（10）相连，完成数据缓冲，并且该模块还实现了芯片外部接口逻辑；配置和管理模块（11）通过配置接口分别于TCP模块（8）和数据交互引擎（9）相连；所述的MAC模块（1）由管理数据接口仲裁（17）、地址配置寄存器组（12）、传输引擎（13）、接收引擎（14）、流量控制模块（15）、PHY接口控制逻辑（16）构成；解包模块（3）由接收计数器（31）、接收参数寄存器组（32）、有效性判断和接收分配模块（33）构成；组包模块（4）由发送状态机（41）、包成形模块（42）、发送数据缓冲（43）构成；ARP模块（5）由ARP包检测和一些功能逻辑构成；ICMP模块（6）由PING应答数据缓冲（61）、CRC生成模块（62）构成；IP模块（7）由IP包有效性判断模块（71）、IP包头生成（72）、IP包头缓冲RAM（73）构成；TCP模块（8）由主控制状态机（81）、TCP接收引擎（82）、TCP发送引擎（83）、TCP包解析和参数提取模块（84）和发送合成复用模块（85）构成；数据交互引擎（9）由主机接口控制模块（91）、读写访问控制模块（92）、接收数据通道（93）和发送数据通道（94）构成；配置和管理模块（11）由系统寄存器组和中断控制单元构成。