[发明专利]光伏元件及其制造方法

说明书

技术领域

本发明涉及一种光伏元件及其制造方法，并且特别地，涉及能有效地抑制发生电势诱发衰减(potential-induced degradation,PID)效应的光伏元件及其制造方法。

背景技术

近来，由于PID效应引发的光伏元件及其封装模组的可靠性问题受到日益重视。光伏元件制造商皆致力于开发能抑制发生PID效应的光伏元件及其封装模组。PID效应最早于2005年由Sunpower公司于n型态硅基光伏元件中发现。封装模组长期在高温、潮湿环境中且高电压作用下使得玻璃、封装材料之间存在漏电流，大量的电荷聚集在光伏元件表面，使得光伏元件的表面效果恶化，导致光伏元件的效能特性，如填充系数(FF)、短路电流密度(Jsc)、开路电压(Voc)等，急遽下降，封装模组的效能低于设计标准。这些引起衰减的现象称为电位诱发衰减(PID)效应。

关于硅基光伏元件，已有现有技术利用调整SiN_x抗反射层的折射率来达成抑制PID效应。然而，此种作法会略为牺牲抗反射层本身的功效，也就是抗反射层的反射率会提升。并且，此种作法也不尽然适用于其他类型的光伏元件。

已有论文指出电位诱发衰减效应一般可区分为以下三种模式：半导体材料表面的活性区影响；半导体接面的性能衰减和分流现象；以及电解腐蚀及金属导电离子迁移。一般来说，PID效应大多是从光伏元件的边缘开始发生。因此，如何抑制光伏元件及其模组发生PID效应，特别是针对从光伏元件的边缘开始发生的PID效应，以延长光伏元件的使用年限，是此领域的人士努力的方向。

发明内容

因此，本发明所欲解决的一技术问题在于提供一种能有效地抑制发生PID效应的光伏元件及其制造方法。

本发明的一较佳具体实施例的光伏元件包含半导体结构组合以及第一保护层。半导体结构组合具有多个侧表面，并且包含p-n接面、n-p接面、p-i-n接面、n-i-p接面、双接面、多重接面，或其他类型接面。特别地，第一保护层形成以被覆半导体结构组合的多个侧表面。藉此，第一保护层能有效地抑制本发明的光伏元件发生电势诱发衰减效应。

进一步，本发明的光伏元件还包含第二保护层。第二保护层形成以被覆第一保护层。

本发明的一较佳具体实施之制造光伏元件的方法，首先是制备半导体结构组合，其中半导体结构组合具有多个侧表面，并且包含p-n接面、n-p接面、p-i-n接面、n-i-p接面、双接面、多重接面，或其他类型接面。最后，本发明的方法形成第一保护层，以被覆半导体结构组合的多个侧表面。

与现有技术不同，被覆半导体结构组合的多个侧表面的第一保护层能有效地抑制本发明的光伏元件发生PID效应。

关于本发明的优点与精神可以通过以下的发明详述及所附图式得到进一步的了解。

附图说明

图1是本发明的一较佳具体实施例的光伏元件的剖面视图。

图2至图3是本发明的一较佳具体实施例的制造光伏元件的方法的过程的剖面视图。

图4至图7是本发明的第一范例的制造硅基光伏元件的方法的过程的剖面视图。

图8至图9是本发明的第二范例的制造硅基光伏元件的方法的过程的剖面视图。

图10至图11是本发明的第三范例的制造硅基光伏元件的方法的过程的剖面视图。

图12至图13是本发明的第四范例的制造硅基光伏元件的方法的过程的剖面视图。

其中，附图标记说明如下：

具体实施方式

请参阅图1，图1是以剖面视图示意地绘示本发明的一较佳具体实施例的光伏元件1。

如图1所示，本发明的光伏元件1包含半导体结构组合10以及第一保护层12。半导体结构组合10具有多个侧表面102，并且包含p-n接面、n-p接面、p-i-n接面、n-i-p接面、双接面、多重接面，或其他类型接面。也就是说，本发明的光伏元件1可以是单晶硅光伏元件、类单晶硅光伏元件、多晶硅光伏元件、砷化镓基光伏元件、非晶硅薄膜光伏元件、微晶硅(μ-Si)薄膜光伏元件、硫化镉(CdS)薄膜光伏元件、锑化镉(CdTe)薄膜光伏元件、铜铟硒化物(CuInSe₂,CIS)薄膜光伏元件、铜铟镓硒化物(Cu(In,Ga)Se₂,CIGS)薄膜光伏元件、染料敏化(DSSC)薄膜光伏元件，等各种类型的光伏元件。于图1中，半导体结构组合10中绘示接面104做为代表。