[发明专利]一种深沟槽隔离结构及其制备方法

说明书

技术领域

本发明涉及半导体领域，具体地，本发明涉及一种深沟槽隔离结构及其制备方法。

背景技术

随着集成电路的内部元件的积集度(integration)不断地提升，相邻元件间的间由于距离缩短，彼此电子干扰的可能性因而提高，为此，必须有适当的隔离结构，以避免元件之间的互相干扰。

一般而言，特别是针对高压元件而言，为了隔绝位于低浓度深阱区或是低浓度多晶硅层中的高压元件，必须使用深沟槽(deep trench)来达到所需要的隔绝程度。

通常将深度在3μm以上的沟槽称为深沟槽，深沟槽结构在现今的半导体技术中得到较为广泛的应用，深沟槽隔离结构主要用于高功率的集成BCD电路或者智能功率技术（smart power technology），其中深沟槽良好的隔离可以使得各种高低压器件例如模拟、数字、高压以及EE等集成在一起，而不会引起EMI（电磁干扰）的干扰。例如，深沟槽可作为隔离结构以隔绝不同操作电压的电子器件。

现有技术中深沟槽隔离的制备方法如图1a-1d所示，首先提供半导体衬底，所述半导体衬底中形成有有源区102，以在所述有源区102中形成各种有源器件，然后在所述有源区102中蚀刻形成深沟槽10，在所述深沟槽的侧壁上形成氧化物层103，所述氧化物层作为保护层，然后在所述深沟槽10中填充掺杂的多晶硅材料104，以形成所述深沟槽隔离，最后在所述有源区内形成浅沟槽隔离结构。进一步，所述半导体衬底的背面还形成有导电材料层101，作为优选，所述导电材料层101为多晶硅材料层。

上述工艺方法虽然简单，但是随着器件的不断缩小，所述深沟槽隔离的顶部隔离问题成为需要克服的问题，在深沟槽隔离的顶部要求在于将有源区102和所述深沟槽10中填充掺杂的多晶硅材料104有良好的隔离，在STI的边缘，还有有源区102区有漏电的风险；受到STI形貌的限制，不可避免的在有源区102与浅沟槽隔离结构顶端有一个狭窄的区域，如图1d圆圈所述的区域，造成有源区102与深沟槽的多晶硅材料区域隔离不良。

因此，需要对目前所述深沟槽隔离结构的制备方法作进一步的改进，以便消除上述问题。

发明内容

在发明内容部分中引入了一系列简化形式的概念，这将在具体实施方式部分中进一步详细说明。本发明的发明内容部分并不意味着要试图限定出所要求保护的技术方案的关键特征和必要技术特征，更不意味着试图确定所要求保护的技术方案的保护范围。

本发明为了克服目前存在问题，提供了一种深沟槽隔离结构的制备方法，包括：

提供半导体衬底，所述半导体衬底中形成有浅沟槽隔离结构；

图案化所述浅沟槽隔离结构和所述半导体衬底，以在所述浅沟槽隔离结构和所述半导体衬底中形成深沟槽；

在所述深沟槽的侧壁上形成氧化物保护层；

选用半导体材料填充所述深沟槽，以形成深沟槽隔离结构。

作为优选，所述深沟槽位于所述浅沟槽隔离结构的中间部位，以使所述浅沟槽隔离结构包围所述深沟槽的顶部。

作为优选，所述半导体衬底中形成有有源区，所述深沟槽隔离结构位于所述有源区内。

作为优选，选用半导体材料填充所述深沟槽之后，还进一步包括平坦化的步骤。

作为优选，所述半导体材料选用掺杂的多晶硅。

本发明还提供了一种深沟槽隔离结构，包括：

半导体衬底；

浅沟槽隔离结构，位于所述半导体衬底中；

深沟槽隔离，嵌于所述浅沟槽隔离结构和所述半导体衬底中，所述浅沟槽隔离结构环绕包围住所述深沟槽隔离的顶部。

作为优选，所述半导体衬底中还形成有有源区，所述浅沟槽隔离结构和所述深沟槽隔离位于所述有源区中。

作为优选，所述深沟槽隔离包括位于深沟槽侧壁上的氧化物保护层以及位于中心的半导体材料。

本发明为了解决现有技术中深沟槽隔离结构顶部隔离不良的问题，提供了一种新的制备方法，在所述方法中首先在所述半导体衬底中形成浅沟槽隔离结构，然后在所述隔离结构和所述半导体衬底中形成深沟槽，然后形成侧壁氧化物层并填充掺杂的多晶硅，以形成所述深沟槽隔离结构，通过所述方法制备得到的深沟槽隔离被所述浅沟槽隔离结构包围，增强了所述深沟槽隔离结构的隔离效果，工艺上对准要求降低，减少了工艺步骤，增加了工艺可实现度。

附图说明

本发明的下列附图在此作为本发明的一部分用于理解本发明。附图中示出了本发明的实施例及其描述，用来解释本发明的装置及原理。在附图中，