[发明专利]机械卡盘及等离子体加工设备

说明书

技术领域

本发明涉及微电子加工技术领域，具体地，涉及一种机械卡盘及

等离子体加工设备。

背景技术

在集成电路的制造过程中，通常采用物理气相沉积（Physical Vapor Deposition，以下简称PVD）技术进行在晶片上沉积金属层等材料的沉积工艺。随着硅通孔（Through Silicon Via，以下简称TSV）技术的广泛应用，PVD技术主要被应用于在硅通孔内沉积阻挡层和铜籽晶层。

目前，PVD技术主要采用静电卡盘固定晶片，但是在进行硅通孔的沉积工艺时，由于沉积在硅通孔中的薄膜厚度较大，薄膜应力较大，导致静电卡盘无法对晶片进行静电吸附；而且，在后续的后道封装工艺中，晶片的厚度被减薄，且在其底部粘结有玻璃基底，静电卡盘无法对具有玻璃基底的晶片进行静电吸附，在这种情况下，就需要采用机械卡盘代替静电卡盘固定晶片。

图1为现有的PVD设备的剖视图。如图1所示，PVD设备包括反应腔室10，在反应腔室10内的顶部设置有靶材14，其与直流电源（图中未示出）电连接；在反应腔室10内，且位于靶材14的下方设置有机械卡盘，机械卡盘包括基座11和卡环13，其中，基座11用于承载晶片12，且与射频电源15连接；卡环13用于在进行工艺时压住置于基座11上的晶片12的边缘区域，以将晶片12固定在基座11上。在进行PVD工艺的过程中，直流电源向靶材14施加负偏压，以激发反应腔室10内的工艺气体形成等离子体，并吸引等离子体中的高能离子轰击靶材14，以使靶材14表面的金属原子逸出并沉积在晶片12上；与此同时，射频电源15向基座11施加射频功率，以在晶片12上表面上形成的负偏压，这可以吸引被溅射出的金属原子沉积至硅通孔中，从而实现对硅通孔的填充。

在实际应用中，等离子体受负偏压的控制程度通常由射频效率（Resputter Rate）来衡量，即，加载射频功率时的薄膜电阻平均值与不加载射频功率时的薄膜电阻平均值的比值，该比值越大（通常需要大于1），则意味着等离子体可以更垂直地轰击晶片表面，从而可以实现对高深宽比（大于6:1）的硅通孔进行填充。

通过实验发现，分别向机械卡盘与静电卡盘加载600W的射频功率，静电卡盘的射频效率为1.18，而机械卡盘的射频效率只有0.88。出现这种情况的原因在于：在相同的工艺时间和射频功率的前提下，负偏压的大小取决于电容面积的大小，即：电容面积越小，则负偏压越大；反之，则越小。所谓电容面积，是指与射频电源导通的一个或多个元件与地之间形成了一个中间容纳有等离子体的电容，该元件的暴露在等离子体中的表面面积即为电容面积。对于静电卡盘而言，其电容面积为晶片上表面面积；而对于机械卡盘而言，由于为了防止在射频电源15向基座11加载射频功率时发生打火现象，需要基座11、晶片12和卡环13彼此导通，以使三者的电位相等，这使得基座11、晶片12和卡环13均具有射频电压，从而机械卡盘的电容面积为晶片12的上表面面积与卡环13的上表面面积之和。

由于卡环13的上表面面积与晶片12的上表面面积相当（以300mm的PVD设备为例，晶片12的上表面面积为0.071m²；卡环13的上表面面积为0.055m²），因而与静电卡盘相比，机械卡盘的电容面积增加了近一倍，从而降低了在晶片12上表面上形成的负偏压，进而降低了射频效率。虽然可以通过增大射频功率的方式提高负偏压，但是射频功率的提高不仅会增加使用成本，而且还会导致反应腔室和晶片的温度的提高，从而给反应腔室的使用寿命以及工艺质量带来不良影响。

发明内容

本发明旨在至少解决现有技术中存在的技术问题之一，提出了一种机械卡盘及等离子体加工设备，其可以在不提高射频功率的前提下，提高在被加工工件上表面上形成的负偏压，从而可以提高射频效率。

为实现本发明的目的而提供一种机械卡盘，其包括用于承载被加工工件的基座，所述机械卡盘还包括固定组件，所述固定组件包括由下而上依次叠置的卡环、绝缘环和隔离环，其中所述卡环用于在进行工艺时压住置于所述基座上的被加工工件的边缘区域，以将其固定在所述基座上；所述隔离环在所述卡环上表面上的投影与所述卡环上表面重合；所述绝缘环用于使所述卡环与隔离环电绝缘，并且所述绝缘环的内周壁与所述卡环上表面和隔离环下表面的位于该内周壁内侧的部分形成第一凹槽，所述绝缘环的外周壁与所述卡环上表面和隔离环下表面的位于该外周壁外侧的部分形成第二凹槽，用以防止等离子体沉积到所述绝缘环的表面上。

优选的，所述第一凹槽和第二凹槽各自的槽深与槽宽之比大于7:1。