[发明专利]半导体结构及其形成方法

权利要求书

1.一种半导体结构的形成方法，其特征在于，包括：

提供衬底；

在所述衬底内形成埋层区，所述埋层区具有导电性能，且所述埋层区内具有掺杂离子；

刻蚀去除部分厚度的衬底，在所述衬底内形成环形的第一沟槽、第二沟槽以及第三沟槽，所述第一沟槽和第三沟槽分别位于第二沟槽的两侧，且第二沟槽底部至少暴露出埋层区顶部；

形成填充满所述第一沟槽和第三沟槽的阻挡层；

形成填充满所述第二沟槽的导电层，所述导电层与埋层区相连接，且所述导电层的掺杂类型与埋层区的掺杂类型相同；

在所述导电层和埋层区包围的衬底内形成掺杂阱；

在所述掺杂阱表面形成栅极结构；

在所述栅极结构两侧的掺杂阱内形成掺杂区，对掺杂区进行退火处理。

2.根据权利要求1所述半导体结构的形成方法，其特征在于，所述第一沟槽和第二沟槽间的距离、第三沟槽和第二沟槽间的距离均为10埃至1000埃。

3.根据权利要求1所述半导体结构的形成方法，其特征在于，所述第二沟槽底部为至少暴露出埋层区顶部包括：第二沟槽底部暴露出埋层区顶部；第二沟槽底部位于埋层区内。

4.根据权利要求1所述半导体结构的形成方法，其特征在于，所述第二沟槽底部位于埋层区边界。

5.根据权利要求1所述半导体结构的形成方法，其特征在于，所述第一沟槽和第三沟槽的宽度小于第二沟槽的宽度。

6.根据权利要求1所述半导体结构的形成方法，其特征在于，还包括步骤：在形成填充满所述第一沟槽和第三沟槽的阻挡层的同时，在第二沟槽底部和侧壁形成隔离层；去除位于第二沟槽底部的隔离层，暴露出第二沟槽底部的埋层区。

7.根据权利要求1所述半导体结构的形成方法，其特征在于，所述阻挡层的材料为氧化硅、氮化硅或氮氧化硅。

8.根据权利要求1所述半导体结构的形成方法，其特征在于，采用化学气相沉积、物理气相沉积或原子层沉积工艺形成所述阻挡层。

9.根据权利要求8所述半导体结构的形成方法，其特征在于，所述化学气相沉积工艺的工艺参数为：反应气体包括硅源气体和氧源气体，其中，硅源气体为TEOS或SiH₄，氧源气体为O₂或O₃，硅源气体流量为10sccm至100sccm，氧源气体流量为50sccm至100sccm，射频功率为2000瓦至4000瓦，偏置功率为1000瓦至2500瓦。

10.根据权利要求1所述半导体结构的形成方法，其特征在于，所述第一沟槽和第三沟槽的底部低于埋层区顶部。

11.根据权利要求1所述半导体结构的形成方法，其特征在于，所述第一沟槽、第二沟槽和第三沟槽为在同一道工艺步骤中形成的。

12.根据权利要求1所述半导体结构的形成方法，其特征在于，所述导电层的材料为掺杂的多晶硅。

13.一种半导体结构，其特征在于，包括：

衬底；

位于衬底内的埋层区，所述埋层区具有导电性能，且所述埋层区内具有掺杂离子；

位于衬底内的环形的第一沟槽、第二沟槽和第三沟槽，且所述第一沟槽和第三沟槽分别位于第二沟槽两侧，且所述第二沟槽底部至少暴露出埋层区顶部；

填充满所述第一沟槽和第三沟槽的阻挡层；

填充满所述第二沟槽的导电层，所述导电层与埋层区相连接，且所述导电层的掺杂类型与埋层区的掺杂类型相同；

位于导电层和埋层区包围的衬底内的掺杂阱；

位于掺杂阱表面的栅极结构；

位于栅极结构两侧的掺杂阱内的掺杂区；

所述第一沟槽和第三沟槽的底部低于埋层区顶部。

14.根据权利要求13所述半导体结构，其特征在于，所述第一沟槽和第二沟槽间的距离、第三沟槽和第二沟槽间的距离均为10埃至1000埃。

15.根据权利要求13所述半导体结构，其特征在于，所述第二沟槽底部为至少暴露出埋层区顶部包括：第二沟槽底部暴露出埋层区顶部；第二沟槽底部位于埋层区内。

16.根据权利要求13所述半导体结构，其特征在于，所述第二沟槽底部位于埋层区边界。