[发明专利]一种多端口寄存器堆存储单元

说明书

技术领域

本发明属于集成电路技术领域，具体涉及一种寄存器堆和随机静态存储单元。

背景技术

寄存器堆是处理器中第一级存储单元，它要求面积小，速度快，功耗小。寄存器堆的速度及功耗对处理器的性能起着决定性作用。随着工艺的发展，处理器的工作频率越来越高，这对寄存器文件的工作频率和功耗提出了极大的要求。

图1展示了传统的6管寄存器堆存储单元的电路结构图。PMOS管100、101和NMOS管102、103构成了相互耦合的反相器，用于存储一位二进制数。NMOS管104和105为存取晶体管，可以写入或读出一组数据。该存储单元只能支持单端口的读写，这对具有超标量、流水线等功能的处理器形成了瓶颈。在多端口寄存器堆存储单元的设计中，增加的读端口数对存储单元的稳定性提出了更高的要求，而传统的存储单元结构，随着端口数增加，稳定性变差。

通常设计的电路结构，前仿的结果很好，但是在进行版图布局布线后，其面积十分庞大，占用较多的布线资源。而较大的面积会导致性能变得很差，加上工艺的偏差，实际制造后，其结果与前仿的结果相差非常大。所以需要设计一种多端口寄存器堆存储单元的布局布线方法，它不仅具有极小的面积，占用较少的布线资源，而且工艺偏差较小。

发明内容

本发明的目的在于提供一种可以有效减小制造工艺偏差以及整个寄存器堆面积和功耗，从而提高器件性能的多端口寄存器堆存储单元。

本发明采用的寄存器堆存储单元，由8个NMOS管和2个PMOS管构成，其中，4个NMOS管和2个PMOS管构成耦合反相器，用于存储数据，4个NMOS管为读写晶体管。其电路结构如图2所示。其中，布局布线方式为：对应于所述寄存器堆存储单元的具有N阱，多晶硅层，有源区层，CT和M1的版图，如图3所示。该寄存器堆单元，具有上下对称和左右对称的结构。

本发明中，同一列可共用读和写晶体管的漏端，同一行可共用读晶体管的栅端，如图4、图5所示。

本发明中，构成耦合反相器的6个晶体管只采用两条多晶硅栅。

本发明中，耦合反相器中的两个PMOS晶体管共用漏端有源区（OD），耦合反相器中的四个NMOS管和四个读写晶体管共用源端有源区（OD）。

与现有的技术相比，本发明提供的寄存器堆存储单元的布局布线方法，具有以下的优点：耦合反相器的6个晶体管采用2条多晶硅栅，极大地减小了由于制造偏差引起的晶体管的不对称，增加了噪声容限；两个PMOS管共用漏端有源区，四个NMOS管和四个写晶体管之间共用源端有源区，减小了通孔数目，极大地缩小了单个存储单元的面积；左右两个存储单元之间共用栅端及其通孔，上下两个存储单元之间共用有源区及其通孔，同样不仅减小了通孔数目，而且有效缩小了整个存储单元的面积。。

附图说明

图1是传统的6管存储单元的电路图。

图2是本发明的10管多端口寄存器堆存储单元电路图。

图3是图2所示的单元的N阱、有源区、多晶硅层、CT、M1的版图。

图4是同一行存储单元共享读写晶体管栅端的版图。

图5是同一列存储单元共享读写晶体管漏端的版图。

具体实施方式

本发明描述了一种能够进行多端口读写的寄存器堆存储单元布局布线方式。以下为本发明的各种实施例。

图2展示了具有4个下拉管结构的多端口寄存器堆存储单元电路图。耦合的反相器具有4个晶体管。同时具有四个读写晶体管，具有多端口读写的能力。

图3展示了该存储单元的 N阱、多晶硅层、有源区、CT和M1的版图。区域301为N阱区，302为连接耦合反相器的多晶硅栅，有两根。305为通孔。303为PMOS晶体管的有源区，其共用漏端，只需要一个通孔。304为NMOS晶体管的有源区，其读写晶体管共用源端有源区，而且有源区为一个整体。307所示为读写晶体管的多晶硅线。306所示为M1，只需两跟M1连线即可连接10个晶体管。