[发明专利]用于嵌入式快闪存储器的内建自测试方法及装置

说明书

技术领域

本发明涉及嵌入式快闪存储器技术领域，特别是涉及一种用于嵌入式快闪存储器的内建自测试方法及装置。

背景技术

嵌入式快闪存储器（又称“嵌入式闪存”，英文：Flash Memory或E-flash）是嵌入式芯片自带（内嵌）的存储器。诸如身份识别卡芯片（SIM卡芯片）、单片机芯片（MCU芯片）或单芯片系统（SOC）等嵌入式芯片中往往会带有嵌入式快闪存储器。

嵌入式芯片经制造完成后，在出厂前需要先对其质量进行检测，该检测工作可以通过多种方式来完成，例如可以直接测试、用嵌入式CPU进行测试或采用内建自测试技术（MBIST）等。其中，内建自测试是一种可测性设计（DFT）技术，在此技术中测试是通过内建的硬件功能完成的，可以快速而有效地完成上述检测工作。

嵌入式快闪存储器通常包括nvr阵列（nvr array）和main阵列（main array），其中，nvr阵列用于保存配置信息，main阵列用于供用户实际使用。对嵌入式快闪存储器进行的内建自测试通常是针对其中的nvr阵列。

内建自测试通常依次包括第一探查步骤（CP1）、模拟老化步骤（又称“烘烤步骤”，BAKE）和第二探查步骤（CP2）。第一探查步骤的工作是：对芯片的嵌入式快闪存储器模块（后简称“闪存模块”）进行写入、读取及擦除操作；模拟老化步骤的工作是：对闪存模块进行烘烤，以模拟出闪存模块经过一段时间使用后的状况；第二探查步骤的工作是：从闪存模块中读取数据，并与第一探查步骤中写入的数据进行比对，判断该芯片是否因老化的原因而丢失数据。

然而，现有技术在对芯片的闪存模块进行内建自测试时，仅仅只在其部分的存储空间内写入数据。以nvr阵列为例，nvr阵列通常包括两行（row），分别为第0行（row0）和第1行（row1）。现有技术在第一探查步骤中仅在第0行中写入测试数据，而不会在第1行中写入数据，此后，在第二探查步骤中，也仅仅只读取第0行中的数据并比对。

由此可见，现有技术中内建自测试的方法其检测覆盖率较低，从而测试准确率也较低。

由于芯片的闪存模块在进行内建自测试时（采用MBIST MODE），其时序/电压/频率的设置与用户实际使用时（采用CPU MODE）所采用的有所不同，因此，内建自测试并不能保证所有的质量问题都能在测试过程中被发现，产品在通过了内建自测试之后，仍有可能在用户实际使用时出现质量问题。因此，如何提高内建自测试的检测覆盖率以及测试准确率，是一个亟需解决的问题。

发明内容

本发明解决的是现有技术中用于嵌入式快闪存储器的内建自测试方法测试准确率较低的技术问题。

为了解决上述问题，本发明实施例提供一种用于嵌入式快闪存储器的内建自测试方法，包括：第一探查步骤、模拟老化步骤、第二探查步骤，所述第一探查步骤包括：

生成原始测试数据；

获取测试数据变换规则；

根据所述原始测试数据和所述变换规则，生成变换后数据；

将所述原始测试数据和所述变换后数据分别写入闪存模块中nvr阵列的第0行和第1行；

所述第二探查步骤包括：

分别读取所述闪存模块中nvr阵列的第0行和第1行的数据；

基于从第0行和第1行读取的数据，判断所述闪存模块是否通过测试。

可选的，所述变换规则具体为：

变换后数据=0xff-原始测试数据

其中，0xff为全1序列。

可选的，所述基于从第0行和第1行读取的数据，判断所述闪存模块是否通过测试具体是：

将从第0行和第1行读取的数据相加；

若相加后结果为0xff，则测试通过，若相加后结果为0xff以外的任何值，则测试未通过。

可选的，所述基于从第0行和第1行读取的数据，判断所述闪存模块是否通过测试具体是：

将写入第0行的数据与从第0行读取的数据进行比对，将写入第1行的数据与从第1行读取的数据进行比对；

若两次比对结果均显示相同，则测试通过，若两次比对结果中任意一次显示不同，则测试未通过。

可选的，所述nvr阵列为nvr1阵列或nvr2阵列，所述nvr阵列包括第0行和第1行，所述第0行和所述第1行的容量均为256字节或128字节。