[发明专利]无掺杂GeSn量子阱的金属氧化物半导体场效应晶体管

说明书

技术领域

本发明涉及一种无掺杂GeSn量子阱的p型MOSFET （Metal-oxide-semiconductor Field-effect Transistor：金属氧化物半导体场效应晶体管）。

背景技术

随着集成电路技术的深入发展，晶圆尺寸的提高以及芯片特征尺寸的缩小可以满足微型化、高密度化、高速化、高可靠性和系统集成化的要求。但是随着器件特征尺寸的不断缩小，特别是在进入到纳米尺度的范围后，集成电路技术的发展面临一系列物理限制的挑战。根据国际半导体技术蓝图（International Technology Roadmap for Semiconductors，ITRS）的预测，当集成电路技术节点到10纳米以下的时候，传统的Si材料已经无法满足集成电路技术进一步发展的的需要，引入高载流子迁移率材料和器件结构来提升MOSFET性能变得很有必要。

为解决以上问题，前人在Si材料的基础上提出了不同的半导体材料，如SiGe，Ge，GeSn等IV族材料，GaAs、InSb等III-V族材料，采用应变工程来提高载流子的迁移率，但是都不可避免的由于制作工艺，表面钝化方法等问题，造成器件短沟道效应（short-channel effect）显著，存在漏电电流过大，亚阈特性退化等问题，从而降低沟道载流子迁移率，影响器件性能。

理论和实验显示GeSn材料具有更高的载流子迁移率。对于弛豫的GeSn材料，当Sn的组分达到6.5%~11%的时候，GeSn就会变成直接带隙结构（Journal of Applied Physics, 113,073707, 2013以及其中的参考文献）。改变GeSn材料的应变情况，同样可以达到此目的。这样载流子迁移率大大提高（Physical Review B, vol. 75, pp. 045208, 2007），从而提升MOSFET性能。

发明内容

本发明的目的是提出一种无掺杂GeSn量子阱的p型金属氧化物半导体场效应晶体管（MOSFET）的结构，提高载流子迁移率，改善器件性能。

本发明用以实现上述目的的技术方案如下：

本发明所提出的金属氧化物半导体场效应晶体管具有一基底、一GeSn沟道、一半导体层、一源极、一漏极、一绝缘介电质薄膜、一栅电极以及两绝缘间隙壁。

其中，基底上生长半导体材料，GeSn 沟道为单晶GeSn材料，半导体材料的禁带宽度大于沟道GeSn 的禁带宽度，沟道GeSn的厚度为3-15nm；所述形成价带带阶，将空穴限制在量子阱。绝缘介电质薄膜位于沟道上，栅电极覆盖在绝缘介电质薄膜上，绝缘间隙壁隔开栅与源极/漏极区域，源极和漏极材料为NiGeSn。

本发明的关键是，GeSn沟道无掺杂，半导体材料的禁带宽度比沟道GeSn大，且形成量子阱结构，GeSn沟道不掺杂施主或者受主杂质，减小了载流子在沟道中的电离杂质散射，同时结合量子阱结构的沟道将载流子限制在其中，从而实现高的载流子迁移率。另外，半导体材料与GeSn沟道的晶格常数不同，可以形成压应变，性能可以进一步改善。

附图说明

图1 为本发明MOSFET的截面模式图。

图2 为本发明MOSFET的俯视模式图。

图3为本发明MOSFET制造的第一步。

图4为本发明MOSFET制造的第二步。

图5为本发明MOSFET制造的第三步。

图6为本发明MOSFET制造的第四步。

图7为本发明MOSFET制造的第五步。

图8为本发明MOSFET制造的第六步。

具体实施方式

为了更为清晰地了解本发明的技术实质，以下结合附图和实施例详细说明本发明的结构和工艺实现：

参见图1和图2所示的无掺杂GeSn量子阱的p型金属氧化物半导体场效应晶体管10，其包括：

一基底108，采用半导体材料，或者绝缘体材料。

一半导体材料103，如可采用Ge，SiGe等，位于基底108上，其禁带宽度比沟道GeSn大。