[发明专利]半导体装置

说明书

技术领域

本发明的实施方式涉及半导体装置。

背景技术

在非易失性半导体存储装置中，在存储单元区域内隔着预定间隔配置有多条位线。对该多条位线连接有接触插塞（contact plug）。

在为上述结构的情况下，在接触插塞与位线的接合部分，有时因光刻的对合偏离等，使得相邻于接触插塞本来接合的位线的位线与上述接触插塞之间的距离变短。另外，有时接触插塞彼此也因光刻的对合偏离等，导致接触插塞间的距离变短。这样，如果接触插塞与相邻位线之间的距离等变短，则漏电流可能会变大。

发明内容

本发明的实施方式提供能够抑制在接触插塞与相邻的位线之间产生的漏电流的半导体装置。

一个实施方式的半导体装置，具备：

半导体基板；

第1接触插塞，其上端部的直径尺寸比下端部的直径尺寸大；

第1绝缘膜，其形成在所述半导体基板上，覆盖所述第1接触插塞；

第2接触插塞，其下端部接合于所述第1接触插塞的上端部，其上端部的直径尺寸比下端部的直径尺寸小；

第2绝缘膜，其形成在所述第1绝缘膜以及所述第1接触插塞上，覆盖所述第2接触插塞；

布线层，在其下端部接合有所述第2接触插塞的上端部；和

第3绝缘膜，其形成在所述第2绝缘膜以及所述第2接触插塞上，覆盖所述布线层，

具有：形成于所述第1接触插塞的上端部中的、未被所述第2接触插塞的下端部覆盖的部分的台阶。

附图说明

图1是表示第1实施方式的半导体装置结构的剖视图的一例。

图2是表示半导体装置的下层部分的俯视图的一例。

图3是表示半导体装置的其他下层部分的俯视图的一例。

图4是沿图3中的B-B线的剖视图的一例。

图5是制造工序的一个阶段中的与图1相当的图。

图6（a）是制造工序的一个阶段中的与图1相当的图，（b）是制造工序的一个阶段中的与图4相当的图。

图7（a）以及（b）是制造工序的一个阶段中的半导体装置的俯视图的一例。

图8（a）是制造工序的一个阶段中的与图1相当的图，（b）是制造工序的一个阶段中的与图4相当的图。

图9是制造工序的一个阶段中的半导体装置的俯视图的一例。

图10（a）是表示制造工序的一个阶段中的半导体装置的结构的剖视图，（b）是制造工序的一个阶段中的半导体装置的俯视图的一例。

图11（a）是制造工序的一个阶段中的与图1相当的图，（b）是制造工序的一个阶段中的与图4相当的图。

图12是制造工序的一个阶段中的半导体装置的俯视图的一例。

图13（a）是制造工序的一个阶段中的与图1相当的图，（b）是制造工序的一个阶段中的与图4相当的图。

图14是制造工序的一个阶段中的半导体装置的俯视图的一例。

图15是表示第2实施方式的实施例1的与图1相当的图。

图16是与图2相当的图。

图17是表示第2实施方式的实施例2的与图15相当的图。

图18是与图16相当的图。

图19是表示第2实施方式的实施例3的与图17相当的图。

图20是制造工序的一个阶段中的与图15相当的图。

图21是制造工序的一个阶段中的与图15相当的图。

图22是制造工序的一个阶段中的与图15相当的图。

图23是制造工序的一个阶段中的与图15相当的图。

图24（a）是制造工序的一个阶段中的与图16相当的图，（b）是制造工序的一个阶段中的与图15相当的图。

图25是制造工序的一个阶段中的与图15相当的图。

图26（a）是制造工序的一个阶段中的与图18相当的图，（b）是制造工序的一个阶段中的与图17相当的图。

图27是制造工序的一个阶段中的与图17相当的图。

图28是制造工序的一个阶段中的与图17相当的图。

图29（a）是表示第3实施方式的与图2相当的图，（b）是表示第3实施方式的与图1相当的图。

图30是制造工序的一个阶段中的与图29（b）相当的图。

图31是制造工序的一个阶段中的与图29（b）相当的图。

图32是制造工序的一个阶段中的与图29（b）相当的图。