[发明专利]半导体器件及布局设计系统

说明书

本公开涉及半导体器件及布局设计系统。在包括含有多个密封环的密封环区的半导体器件中，该多个密封环经由桥接图形按相等的间距彼此耦接，桥接图形的不当局部重定位会降低半导体器件的可靠性。半导体器件具有含有按第一间距间隔开的预定数量的桥接图形的第一分组以及含有按第一间距间隔开的预定数量的桥接图形的第二分组，第二分组位于与第一分组相距第二间距之处。第二间距大于第一间距。

相关申请的交叉引用

在2013年3月12日提交的日本专利申请No.2013-049046的公开内容，包括说明书、附图和摘要，通过引用的方式全文并入本文。

技术领域

本发明涉及具有保护区的半导体器件以及布局设计系统。

背景技术

水分在半导体器件（以下，可以称为半导体芯片）的划片表面进入等会不利地影响在半导体芯片上的电路元件和布线层。这样的水分进入常常发生于包括由低介电常数的绝缘材料制成的层间绝缘层的半导体芯片上。而且，在半导体芯片上的电路元件和布线会因在半导体芯片上的划片或树脂成型期间出现于层间绝缘层上的裂纹而断裂。

日本未经审查的专利公开No.2006-210648公开了包括覆盖于半导体基板之上的元件形成区以及形成于元件形成区周围的密封环区的半导体器件。密封环区包括具有布线的布线层以及具有数行狭缝通孔（slit via）的通孔层。

如日本未经审查的专利公开No.2006-210648所公开的，形成于元件形成区周围的作为元件形成区的保护区的典型的密封环区包括：包含狭缝通孔和布线层的多个密封环。该多个密封环能够以较高的可靠性抑制水分进入元件形成区内以及裂纹出现于层间绝缘层上。

该多个密封环每个都具有垂直于狭缝通孔和布线层的延伸方向而形成的多个桥接图形（bridge pattern）。像密封环一样，桥接图形通过狭缝通孔和布线层来配置。桥接图形的狭缝通孔和布线层与密封环的狭缝通孔和布线层耦接。狭缝通孔和布线层在密封环的内部和外部是彼此相对的。由桥接图形耦接的密封环提高了密封环区的机械强度。

发明内容

密封环区的布局设计通过根据设计规则结合某些基本单元数据块而获得。包括桥接图形的预定数量的基本单元按预定的间距来布置，从而形成在半导体芯片上的密封环之间的桥接图形。即使是在按照相同的设计规则做出的设计中，元件形成区和密封环区的尺寸也会在半导体芯片之间不同。如果桥接图形在半导体芯片的尺寸改变时无法按相等的间距均匀地间隔开，则需要局部改变桥接图形之间的距离。这种改变通过局部地改变在含有桥接图形的基本单元之间的间距来调整。

如果含有桥接图形的基本单元按照不适合的方式进行局部重定位，则密封环区的机械强度降低。这会降低半导体芯片的可靠性。其他问题和新特征将参考本说明书的描述和附图来阐明。

根据一种实施例，半导体器件包括形成于半导体基板之上的电路设计区以及布置于电路设计区周围的密封环区。密封环区具有第一密封环角部单元和第二密封环角部单元、与各自的第一及第二密封环角部单元耦接的第一密封环和第二密封环，以及与第一及第二密封环耦接的多个第一桥接图形。第一桥接图形具有第一分组和第二分组，第一分组邻接于第一密封环角部单元并且包括按第一间距间隔开的预定数量的第一桥接图形，而第二分组位于与第一分组相距第二间距之处并且包括按第一间距间隔开的预定数量的第一桥接图形。第二间距大于第一间距。

根据该实施例，与密封环耦接的桥接图形的位置被调整于芯片周围且于芯片的中心附近，从而在保持密封环区的机械强度的同时完成半导体器件。

附图说明

图1是根据第一实施例的半导体器件的示意图；

图2是设置于根据第一实施例的半导体器件中的密封环区的平面图；

图3A至3C是示出设置于根据第一实施例的半导体器件中的密封环边缘单元的平面图和截面图；