[发明专利]一种半导体器件及其制造方法和电子装置

权利要求书

1.一种半导体器件，其特征在于，包括半导体衬底以及位于所述半导体衬底上的ESD保护器件；其中，所述ESD保护器件包括位于所述半导体衬底内的源极、漏极以及位于所述半导体衬底之上且位于所述源极和所述漏极之间的栅极，还包括位于所述漏极内的P型掺杂区，所述源极与所述漏极为N+掺杂，所述P型掺杂区中的P型掺杂与所述漏极中的所述N+掺杂共同作用形成N-掺杂。

2.如权利要求1所述的半导体器件，其特征在于，所述栅极的材料为多晶硅。

3.如权利要求1所述的半导体器件，其特征在于，所述源极、漏极以及所述栅极之上形成有金属硅化物。

4.如权利要求1所述的半导体器件，其特征在于，所述ESD保护器件为NMOS器件。

5.如权利要求1所述的半导体器件，其特征在于，所述半导体器件还包括核心器件，所述ESD保护器件用于防止所述核心器件遭受ESD损伤。

6.如权利要求1所述的半导体器件，其特征在于，所述半导体器件为EEPROM。

7.一种半导体器件的制造方法，其特征在于，所述方法包括：

步骤S101：提供半导体衬底，在所述半导体衬底上形成作为ESD保护器件的NMOS器件，其中所述NMOS器件包括源极、漏极和栅极，所述源极与所述漏极为N+掺杂；

步骤S102：对所述NMOS器件的所述漏极进行P+离子注入，以在所述漏极内形成P型掺杂区，所述P型掺杂区中的P型掺杂与所述漏极中的所述N+掺杂共同作用形成N-掺杂；

步骤S103：在所述半导体衬底上形成层间介电层以及位于所述层间介电层内的接触孔。

8.如权利要求7所述的半导体器件的制造方法，其特征在于，所述NMOS器件为高压NMOS，在所述步骤S101中还形成包括高压PMOS、低压NMOS以及低压PMOS在内的其他器件，所述步骤S101包括：

步骤S1011：提供半导体衬底，在所述半导体衬底上定义有源区，并进行沟道区离子注入；

步骤S1012：形成高压PMOS的阱区；

步骤S1013：形成栅极氧化层；

步骤S1014：形成高压栅极以及浮栅；

步骤S1015：形成低压NMOS的阱区以及低压PMOS的阱区；

步骤S1016：在所述浮栅之上形成介电层以及位于介电层之上的控制栅；

步骤S1017：形成低压栅极；

步骤S1018：对高压NMOS、高压PMOS、低压NMOS以及低压PMOS进行LDD处理；

步骤S1019：形成源极和漏极。

9.如权利要求8所述的半导体器件的制造方法，其特征在于，在所述步骤S1012与所述步骤S1013之间还包括如下步骤：

对所述高压NMOS的阈值电压进行调整。

10.如权利要求7所述的半导体器件的制造方法，其特征在于，所述NMOS器件的所述栅极的材料为多晶硅。

11.如权利要求7所述的半导体器件的制造方法，其特征在于，在所述步骤S102与所述步骤S103之间还包括步骤S1023：

在所述源极、所述漏极以及所述栅极之上形成金属硅化物。

12.如权利要求7所述的半导体器件的制造方法，其特征在于，所述半导体器件为EEPROM。

13.一种电子装置，其特征在于，包括权利要求1所述的半导体器件。