[发明专利]一种半导体器件的制造方法

说明书

技术领域

本发明涉及半导体技术领域，具体而言涉及一种半导体器件的制造方法。

背景技术

在半导体技术领域中，LDMOS（Laterally Diffused Metal Oxide Semiconductor；横向扩散金属氧化物半导体）由于在增益、线性度、开关性能、散热性能等方面的优势而被广泛应用于通讯类半导体器件之中。

在如图1所示，在现有的某些半导体器件中，往往需要同时具备隔离LDNMOS（iso LDNMOS；即，隔离的N型LDMOS）、非隔离LDNMOS（Non-iso LDNMOS；即，非隔离的N型LDMOS）和LDPMOS（即，普通的P型LDMOS）。此外，还可能包括其他器件，例如普通CMOS器件。

在现有技术中，采用常规LDMOS工艺制备如图1所示的半导体器件时，制备隔离LDNMOS中的深P阱（DNW）101需要一次掩膜（MASK）工艺，制备隔离LDNMOS中的深N阱（DPW）102需要一次掩膜工艺，制备隔离LDNMOS中的N型漂移区（N-Drift）103与非隔离LDNMOS中的N型漂移区（N-Drift）203需要一次掩膜工艺，制备LDPMOS中的P型漂移区（P-Drift）304需要一次掩膜工艺。也就是说，如果采用常规LDMOS工艺制备该半导体器件，需要额外增加DNW、DPW、N-Drift以及P-Drift共4次掩膜工艺，这就导致了该半导体器件的制造成本往往比较高。

为了解决现有技术中的上述技术问题，有必要提出一种新的半导体器件的制造方法。

发明内容

针对现有技术的不足，本发明提出一种新的半导体器件的制造方法，可以节省掩膜工艺，减少工艺步骤，节省成本。

本发明实施例提供一种半导体器件的制造方法，所述方法包括：

步骤S101：提供半导体衬底，在所述半导体衬底上形成第一掩膜层并利用所述第一掩膜层对所述半导体衬底进行刻蚀，以在拟形成隔离LDNMOS的区域、拟形成非隔离LDNMOS的区域以及拟形成LDPMOS的区域分别形成用于容置浅沟槽隔离的沟槽；

步骤S102：在所述半导体衬底上形成在拟形成隔离LDNMOS的区域、拟形成非隔离LDNMOS的区域以及拟形成LDPMOS的区域具有开口的第二掩膜层，通过所述第二掩膜层对所述半导体衬底依次进行三次离子注入，以在所述拟形成隔离LDNMOS的区域、拟形成非隔离LDNMOS的区域以及拟形成LDPMOS的区域均形成包括第一N型掺杂区、第二N型掺杂区和第一P型掺杂区的掺杂结构；

步骤S103：在所述用于容置浅沟槽隔离的沟槽内形成浅沟槽隔离。

可选地，在所述步骤S102中，所述第二掩膜层的开口的一侧暴露出部分所述第一掩膜层。

可选地，在所述步骤S102中，在进行第一次离子注入时，所注入的掺杂物包括砷，结深小于所述第一掩膜层的厚度；在进行第二次离子注入时，所注入的掺杂物包括磷；在进行第三次离子注入时，所注入的掺杂物包括硼，并且结深大于所述第一掩膜层厚度。

可选地，所述第一掩膜层包括氮化硅，所述第二掩膜层包括光刻胶。

可选地，在拟形成隔离LDNMOS的区域的所述掺杂结构中，所述第一N型掺杂区和第二N型掺杂区作为隔离LDNMOS的N型漂移区，所述第一P型掺杂区作为隔离LDNMOS的深P阱。

可选地，在拟形成非隔离LDNMOS的区域的所述掺杂结构中，所述第一N型掺杂区和第二N型掺杂区作为非隔离LDNMOS的N型漂移区。

可选地，在所述步骤S101中，在形成所述沟槽之前还包括如下步骤：

对所述半导体衬底进行离子注入以在所述半导体衬底的拟形成隔离LDNMOS的区域以及拟形成LDPMOS的区域分别形成深N阱。

可选地，在所述步骤S103之后还包括步骤S104：

在所述拟形成LDPMOS的区域形成N阱；

形成位于所述拟形成隔离LDNMOS的区域内的P阱、位于拟形成非隔离LDNMOS的区域内的P阱以及位于拟形成LDPMOS的区域内的P阱，其中，位于拟形成LDPMOS的区域内的P阱与位于拟形成LDPMOS的区域内的所述第一P型掺杂区相连接。

可选地，在拟形成LDPMOS的区域中，所述P阱与所述第一P型掺杂区作为LDPMOS的P型漂移区。

可选地，在所述步骤S104之后还包括步骤S105：

形成隔离LDNMOS、非隔离LDNMOS和LDPMOS的栅极、源极和漏极。