[发明专利]用于减少通道串扰的耦合通孔

权利要求书

1.一种多个输入/输出（I/O）信号路径，所述信号路径包括：

第一垂直过渡段，其穿过衬底的厚度并与所述I/O信号路径中的第一个相关，其中所述第一垂直过渡段包括在第一互连级处的第一金属表面，所述第一金属表面占据所述衬底中的与所述第一垂直过渡段相邻的第一区域；以及

第二垂直过渡段，其穿过所述衬底的厚度并与所述I/O信号路径中的第二个相关，其中所述第二垂直过渡段包括在与所述第一互连级相邻的第二互连级处占据所述衬底的第二区域的第二金属表面，且其中所述第一区域和第二区域至少部分地重叠以占据所述衬底的相同的第一重叠区域。

2.如权利要求1所述的I/O信号路径，其中所述第一垂直过渡段包括在与所述第二互连级相邻的第三互连级处且位于所述第二金属表面的与所述第一金属表面相对的一侧的第三金属表面，所述第三金属表面占据所述衬底的第三区域，且其中所述第三区域与第一衬底区域的至少一部分重叠。

3.如权利要求2所述的I/O信号路径，其中所述第二垂直过渡段包括在与所述第三互连级相邻的第四互连级处占据所述衬底的第四区域的第四金属表面，且其中所述第四区域至少部分地与所述第三区域重叠，以占据所述衬底的相同的第二重叠区域。

4.如权利要求2所述的I/O信号路径，其中所述第一重叠区域和第二重叠区域重叠以在电容地耦合第一I/O信号路径和第二I/O信号路径的所述第一互连级、所述第二互连级、所述第三互连级和所述第四互连级中形成垂直堆栈的特征。

5.如权利要求1所述的I/O信号路径，还包括穿过所述衬底的厚度并与所述I/O信号路径中的第三个相关的第三垂直过渡段，其中所述第三垂直过渡段包括在所述第一互连级和所述第二互连级中的一个或多个处占据所述衬底的第三区域的第三金属表面，且其中所述第三区域与所述第一区域和所述第二区域中的任一个都不重叠；以及

其中所述第二垂直过渡段还包括在与所述第一互连级和所述第二互连级中的一个或多个相邻的互连级处占据所述衬底的第四区域的第四金属表面，且其中所述第三区域和所述第四区域至少部分地重叠，以占据所述衬底的相同的第二重叠区域。

6.如权利要求5所述的I/O信号路径，其中所述第二路径和所述第三路径与具有攻击者-受害者关系的两个信号线相关，且其中所述第二重叠区域通过设置在所述第三金属表面和所述第四金属表面之间的介入电介质与在所述第二垂直过渡段和所述第三垂直过渡段之间的互电容耦合相关。

7.如权利要求1所述的I/O信号路径，其中所述第一垂直过渡段和所述第二垂直过渡段每个都包括穿过封装或印刷电路板（PCB）衬底的金属填充的通孔。

8.如权利要求7所述的I/O信号路径，其中所述第一金属表面包括第一通孔焊盘，且其中所述第二金属表面包括第二通孔焊盘。

9.如权利要求8所述的I/O信号路径，其中所述第一通孔焊盘通过金属互连电连接到占据所述衬底中的不与所述第一区域重叠的第三区域的第三通孔焊盘；

其中所述第二通孔焊盘通过金属互连电连接到占据所述衬底中的不与所述第二区域重叠的第四区域的第四通孔焊盘；以及

其中所述第三区域和第四区域重叠。

10.如权利要求9所述的I/O信号路径，其中所述I/O信号路径中的第一个包括通过金属互连电连接所述第一通孔焊盘的第一电镀通孔，且其中所述第一电镀通孔不与所述第一区域重叠；以及其中所述I/O信号路径中的第二个包括通过金属互连电连接所述第二通孔焊盘的第二电镀通孔，且其中所述第二电镀通孔不与所述第二区域重叠。

11.如权利要求1所述的I/O信号路径，其中所述第一路径和所述第二路径与具有攻击者-受害者串扰关系的两个信号线相关，且其中所述第一重叠区域通过设置在所述第一金属表面和所述第二金属表面之间的介入电介质与在所述第一垂直过渡段和所述第二垂直过渡段之间的互电容耦合相关。