[发明专利]用于减少通道串扰的耦合通孔

说明书

技术领域

本发明的实施例通常涉及集成电路（IC），且更具体地涉及用于输送芯片外集成电路I/O通道的路径。

背景技术

高速信令提出关于在高频范围内可操作的IC和芯片外终端（例如动态随机存取存储器（DRAM）接口或用于无线应用的天线）之间的信号损失的相当大的挑战。在IC芯片和芯片外信号起源/目的地之间的信号通道的累积路径通常包括IC的封装，并且还可包括插入器和/或电路板，其中IC固定到该插入器上，且IC或插入器固定到电路板上。在IC封装和/或插入器和/或电路板中的负责载送这种高速信号的给定通信通道的水平互连布线可包括用于在电磁波传播时包含该电磁波的传输线电路。这样的传输线常常是以带状线、微带或共面波导（CPW）电路的形式。用于给定通道的垂直互连布线可包括例如在封装衬底中的电镀穿孔和微通孔、插座引脚/连接盘和在母板中的电镀穿孔。

在通道之间的串扰出现在传输系统的一个通道上传输的信号在另一通道中产生不希望有的影响的时候，并可由通道之间的电容、电感或导电耦合中的一个或多个引起。在与发射机的路径相对的路径的一端测量的在两个通道之间的干扰被称为远端串扰（FEXT），且假定正确的终止和非交错布线，一般比在路径的发射机端处测量的近端串扰（NEXT）更成问题。常常主要是FEXT的总通道串扰在高数据带宽应用（例如，超过2.0Gbyte/sec）中存在问题，且可能是带宽限制器，特别是对于单端通道。

来自垂直过渡段（transition）和水平微带布线的串扰常常都是电感占优势的。因此，为了维持可接受的I/O性能，常规I/O通道体系结构可使用垂直过渡段中的保守的信号与接地（S:G）比和/或在水平布线中的带状线体系结构来减轻串扰。然而，这样的技术分别不利地增加引线数和层数。

附图说明

本发明的实施例通过示例而非限制的方式在附图的图中示出，其中：

图1A、1B和1C示出根据本发明实施例的在I/O信号布线路径中使用来调整易受串扰影响的通道的电容耦合的重叠垂直过渡段的平面图、截面视图和等距视图；

图2A、2B、2C、2D和2E示出根据本发明实施例的单独的I/O通道和电容耦合区域的垂直过渡段的平面图；

图3A和3B是根据实施例的包括通过接口连接到封装衬底的集成电路（IC）芯片并示出形成I/O通道的部分的垂直过渡段的系统的截面视图，该封装衬底进一步通过接口连接到插入器或电路板；

图4A和4B是根据实施例示出在I/O信号布线路径中使用来调整易受串扰影响的通道的电容耦合的垂直过渡段的等距视图；

图5A是根据实施例的使用具有重叠垂直过渡段的信号线来减少信号传输串扰的系统的功能方框图；

图5B是根据实施例的使用图5A的系统的服务器的等距视图；以及

图5C是根据实施例的使用图5A的系统的移动计算设备的等距视图。

具体实施例

在下面的描述中，阐述了很多细节。然而对本领域技术人员将明白，本发明可在没有这些特定细节的情况下被实施。在一些实例中，公知的方法和设备以方框图形式而不是详细地示出，以避免使本发明难理解。在整个说明书中对“实施例”或“在一个实施例中”的提及意味着关于该实施例描述的特定特征、结构、功能或特性包括在本发明的至少一个实施例中。因此，短语“在实施例中”在整个说明书中的不同地方的出现并不一定指本发明的同一实施例。此外，特定的特征、结构、功能或特性可以用任何合适的方式组合在一个或多个实施例中。例如，第一实施例可与第二实施例组合，只要这两个实施例在结构上或功能上不相互排他。

术语“耦合”和“连接”连同其派生词可在本文用于描述部件之间的结构关系。应理解，这些术语并不预期是彼此的同义词。更确切地，在特定的实施例中，“连接”可用于指示两个或多个元件彼此直接物理或电接触。“耦合”可用于指示两个或多个元件彼此直接或间接（在它们之间有介入的元件）物理或电接触，和/或这两个或多个元件彼此协作或交互作用（例如，如在因果关系中的）。

单数形式“一”、“一个”和“该”旨在也包括复数形式，除非上下文明确地另有指示。还将理解，如在本文使用的术语“和/或”指的是且包括一个或多个相关的列出项的任何和所有可能的组合。