[发明专利]半导体晶片、半导体工艺和半导体封装

权利要求书

1.一种半导体封装，其包括：

半导体裸片，其包括：

衬底；

多个电介质层，其设置于所述衬底上；

集成电路，其包含设置于所述电介质层之间且彼此电性连接的多个图案化金属层；和

至少一个金属片段，其与所述集成电路绝缘且从所述半导体裸片的侧表面暴露。

2.根据权利要求1所述的半导体封装，其中所述至少一个金属片段设置于作为所述电介质层中的最底电介质层的电介质层上。

3.根据权利要求1所述的半导体封装，其中所述至少一个金属片段和所述集成电路的最底图案化金属层各自具有下表面，且所述下表面实质上共平面。

4.根据权利要求1所述的半导体封装，其中所述半导体裸片进一步包括至少一个导电通孔。

5.一种半导体晶片，其包括：

衬底，其被划分成多个裸片区域和多个沟槽区域；

其中每一所述裸片区域包含集成电路，所述集成电路具有设置于电介质层之间且彼此电性连接的多个图案化金属层；且

其中所述沟槽区域设置于所述裸片区域之间，且至少一个金属片段设置于所述沟槽区域中且与邻近裸片区域的集成电路绝缘。

6.根据权利要求5所述的半导体晶片，其中所述至少一个金属片段设置于最底电介质层上。

7.根据权利要求5所述的半导体晶片，其中所述至少一个金属片段和最底图案化金属层在同一层处共平面。

8.一种半导体工艺，其包括：

(a)提供半导体晶片，所述半导体晶片具有衬底、至少一个金属片段、多个集成电路和多个电介质层，其中所述至少一个金属片段、所述集成电路和所述电介质层设置于所述衬底的顶表面上，每一所述集成电路包含设置于所述电介质层之间且彼此电性连接的多个图案化金属层，且所述至少一个金属片段与所述集成电路绝缘；

(b)从所述衬底的底表面形成多个测试孔和内孔，以分别暴露所述至少一个金属片段和所述集成电路的最底图案化金属层；

(c)在所述测试孔和所述内孔中形成多个导电金属，其中所述测试孔中的所述导电金属彼此分离；和

(d)探测所述测试孔中的两者的所述导电金属中的至少二者。

9.根据权利要求8所述的半导体工艺，其中在步骤(a)中，所述半导体晶片被界定为多个裸片区域和多个沟槽区域，每一所述裸片区域具有每一所述集成电路，且所述沟槽区域设置于所述裸片区域之间。

10.根据权利要求9所述的半导体工艺，其中在步骤(a)中，所述至少一个金属片段设置于所述沟槽区域中。

11.根据权利要求9所述的半导体工艺，其中在步骤(a)中，所述至少一个金属片段设置于所述裸片区域中。

12.根据权利要求9所述的半导体工艺，其中所述沟槽区域包含切割道。

13.根据权利要求8所述的半导体工艺，其中在步骤(a)中，所述至少一个金属片段设置于最底电介质层上。

14.根据权利要求8所述的半导体工艺，其中在步骤(a)中，所述至少一个金属片段和所述集成电路的最底图案化金属层在同一层处共平面。

15.根据权利要求8所述的半导体工艺，其中在步骤(c)中，所述导电金属电镀于每一所述测试孔的侧壁和每一所述内孔的侧壁上。

16.根据权利要求8所述的半导体工艺，其中在步骤(c)中，所述导电金属填满所述测试孔和所述内孔。

17.根据权利要求8所述的半导体工艺，其中在步骤(c)中，所述测试孔中的所述导电金属进一步延伸到所述衬底的所述底表面，以形成在步骤(d)中用以探测的多个测试部分。

18.根据权利要求8所述的半导体工艺，其中在步骤(c)中，所述测试孔中的所述导电金属接触所述至少一个金属片段，且所述内孔中的所述导电金属接触所述集成电路的所述最底图案化金属层。

19.根据权利要求9所述的半导体工艺，其进一步包括沿着所述沟槽区域切割所述半导体晶片以形成多个半导体裸片的步骤。

20.根据权利要求10所述的半导体工艺，其进一步包括沿着所述沟槽区域切割所述半导体晶片以移除所述至少一个金属片段和所述测试孔中的所述导电金属以形成多个半导体裸片的步骤。