[发明专利]一种高电源抑制比基准电压源

说明书

技术领域

本发明涉及微电子集成电路设计领域，尤其是一种高电源抑制比的基准电压源。

背景技术

 在很多模拟芯片和数模混合芯片中都需要用到带隙基准电路提供精确，稳定的参考电压。然而在数模混合芯片中由于数字电路会产生很严重的高频噪声，通过带隙的电源耦合到带隙的输出基准电压源上面，进而影响模拟电路的性能。因此需要设计具有高电源抑制比的带隙基准电路。

现有的高电源抑制比的基准电压源，一般采用如图1所示的电路，或者是改进的图2所示的电路（图中的偏置电路省略掉）。图1电路中三级管Q1,Q2呈现负温度系数。假设V1，V2端电压相等，则R1上的电压呈现良好的正温度系数，且不受电流和温度的影响，进而使得R1上的电流呈现正温度系数。用电流镜p1将此电流镜像，并加在R2和Q3上面。这样就可以在R2上得到一个正温度系数的电压，通过电路中R2上的正温度系数电压和Q3上的负温度系数电压的叠加，进而在OUT端得到一个零温度系数的电压。，这个结果是在假设V1，V2相等的前提下得到的。电路中虽然存在反馈使得V1，V2尽量相等，但是电路中没有用到放大器做精确的比较，存在着很大的失调电压，即V1，V2之间存在一个失调电压Vos 。这个失调电压会受工艺和温度的变化的影响较大。实际上得到的基准电压为，这种电路虽然可以得到较高的电源抑制比90dB，但是较大的以及其较大的工艺温度关联性，使得在corners下面得到的基准电压的一致性并不是太理想。

于是有研究者对图1的方法进行了改进。如图2所示，电路设计了n1，n2作为隔离单元和比较单元对V1，和V2做了精确比较，而且在V5点制造了高阻节点，使得负反馈的环路增益得到了相当大的提高，这样即减小了失调电压，又进一步提高了电源抑制比（可以达到130dB以上）。但是由于增加了高阻节点V5，同时V3，和V4都是高阻节点，使得低频极点很靠近，这种方法很难得到较高的相位裕度，在各种corners和温度下电路的稳定性受到了很大的挑战。

发明内容

有鉴于此，本发明的一个目的是提出一种高电源抑制比基准电压源，以解决由于增加了高阻节点V5，同时V3，和V4都是高阻节点，使得低频极点很靠近，这种方法很难得到较高的相位裕度，在各种corners和温度下电路的不稳定的问题。

为了对披露的实施例的一些方面有一个基本的理解，下面给出了简单的概括。该概括部分不是泛泛评述，也不是要确定关键／重要组成元素或描绘这些实施例的保护范围。其唯一目的是用简单的形式呈现一些概念，以此作为后面的详细说明的序言。

在一些可选的实施例中，提供一种高电源抑制比基准电压源，其中，包括带隙核心电路，为所述带隙核心电路供电高电源抑制比的非精确参考电压源和偏置电路，以及电压按比例放大器；所述电压按比例放大器利用所述高电源抑制比的非精确参考电压源生成一较稳定具有驱动能力的电压源，为所述带隙核心电路供电；所述带隙核心电路采用放大器和共源共栅结构给三极管提供电流。

在一些可选的实施例中，所述高电源抑制比的非精确参考电压源和偏置电路包括：p1, p2,p3,p4,p5,p6,p7,p8,n1,n2,n3,n4,R10,R11,Q3,C1，其中，p1,p2,p3,p5,p7的源极接电源VDD，电容C1的A端与p1的漏极，p2的栅极相连，p1的栅极与p3的栅极，p5的栅极，p7的栅极，R8的A端相连，p3的漏极与p4的源极相连，p5的漏极与p6的源极相连，p4的栅极与p6的栅极，p8的栅极，R8的B端相连。p2的漏极与p4的漏极，n1的栅极，n3的栅极，R9的A端相连，n2的栅极与n4的栅极，R9的B端相连，n4的源极与R10的A端相连，p8的源极与p7的漏极相连，p8的漏极与R11的A端相连，Q3的射极与R11的B端相连，n2的源极，C1的另一端，R10的B端，Q3的基极与Q3的集电极，与地相连。