[发明专利]包含接触结构有形成于接触蚀刻中止层之侧壁上之保护层的半导体装置

说明书

技术领域

本揭示内容大体有关于半导体的制造领域，且更特别的是，有关于形成使电路组件连接至第一金属化层级之互连结构的接触结构。

背景技术

半导体装置(例如，先进的集成电路)通常含有大量的电路组件(例如，晶体管、电容器、电阻器及其类似者)，彼等常常以实质平坦的组态形成于已有结晶半导体层形成于其上的适当基板上。由于这些大量的电路组件以及现代集成电路的必要复杂布局，因此，个别电路组件的电气连接大体上不建立于与制作电路组件相同的层级内，反而需要一或更多也被称作金属化层的额外“接线”层。这些金属化层一般包括提供层内(inner-level)电气连接的含金属线，以及也包含也被称作“通孔”的多个层间连接(inter-level connection)，彼等系填满适当金属以及提供两个相邻堆迭金属化层的电气连接。

由于现代集成电路中之电路组件的特征尺寸持续地缩减，因此，给定芯片面积的电路组件数(亦即，封装密度(packing density))也增加，从而需要增加更多条电气连接以提供所欲电路机能，因为与电路组件数相比，电路组件之间的互接数通常以超比例的方式增加。因此，金属化层的堆迭数通常随着单位芯片面积的电路组件数变大而增加，尽管个别金属线及通孔的尺寸减少。由于先进集成电路在操作期间可能遭遇中高的电流密度以及金属线及通孔的特征尺寸减少，越来越多半导体制造商用允许较高电流密度的金属取代习知金属化材料(例如，铝)，因此，允许减少互连的尺寸。结果，铜及其中合金日益成为用来制造金属化层的材料，因为与例如铝相比，以反抗电迁移的抵抗力而言，它有优异的特性，以及有明显较低的电阻率。尽管有这些优点，铜也有许多与铜在半导体生产单位中加工及处理有关的缺点。例如，铜在多种公认有效的电介质材料(例如，二氧化硅)中容易扩散，其中甚至累积于敏感装置区域(例如，晶体管组件的接触区)的微量铜都可能导致个别装置失效。因此之故，必须付出巨大的努力以便在晶体管组件制造期间减少或避免任何铜污染，从而致使铜用以形成各自与电路组件之接触区直接接触的接触插塞(contact plug)是比较不具吸引力的候选物。接触插塞系提供个别电路组件与形成于层间电介质材料(其系围封及钝化电路组件)上面之第一金属化层的电气接触。

结果，在先进半导体装置中，各个接触插塞通常由钨基金属形成于通常由二氧化硅构成形成于所谓接触蚀刻中止层(通常由氮化硅形成)上面的层间电介质堆栈中。不过，由于特征尺寸持续缩减，各个接触插塞必须形成于深宽比高达约10：1或更多的各个蚀刻开口内，其中45奈米技术及更先进技术之晶体管装置的各个蚀刻开口的直径可能约为80奈米甚至更小。此类开口的深宽比大体上定义成开口深度与开口宽度的比率。可能需要精密的蚀刻及沉积技术用来形成接触插塞，这在说明图1a至图1c时会更加详细地描述。

图1a的上视图示意图标半导体装置100之一部份。半导体装置100包含基板(未图示于图1a，在图1b为101)，形成于其上的半导体层有电路组件(例如，晶体管、电容器、电阻器及其类似者)形成于其中及上面。为了便于说明，图示形式为晶体管150a、150b的电路组件，其中只部份图标晶体管150b。晶体管150a、150b可包含栅极电极结构151，其侧壁可用间隔体组件152覆盖。漏极及源极区153经装设成与栅极电极结构151横向邻近，除通道区以外，它们可位于栅极电极结构151下面以及可为对应半导体层的主动区。主动区可用隔离结构102界定，部份栅极电极结构151也可位于隔离结构102上面，藉此界定连接至形成于其上之接触插塞或接触组件110的栅极接触区154。同样，接触组件111可装设形成于漏极或源极区之中的接触区155上面，以改善接触的电气特性。因此，接触区155通常包含硅化物材料。应了解，接触组件110、111通常形成于适当的层间电介质材料中，为了便于说明，未图示于图1a。