[发明专利]半导体封装和封装半导体装置的方法

说明书

技术领域

本发明涉及半导体领域，尤其涉及半导体封装技术领域。

背景技术

球栅阵列(BGA)封装、热无引线阵列(TLA)封装和引线框架(leadframe-based)封装，例如高密度引线框架阵列(HLA)封装，是本行业中高I/O装置常用的封装方法。然而，现有的BGA、TLA和基于引线框架的封装具有若干缺点。举例来说，BGA可提供高引脚数，然而，生产BGA的成本相对较高并且BGA封装的热性能需要提高。另一方面，例如就引线拉拔强度和裸片焊盘掉落(die pad drop)等而言，需要增加TLA封装的稳固性和可靠性。虽然例如HLA等基于引线框架的封装提供了经济的替代品，但用于生产HLA封装的工艺不容易并且封装水平可靠性有限。

从以上讨论可知，希望提供一种改进的封装，其具有非常薄的封装型态、较高的I/O数、细间距和灵活的布线，并且具有增强的电和热性能。还希望提供简化的方法来生产可靠的封装，其生产成本相对较低并且可根据设计要求灵活地定制。

发明内容

实施例主要涉及半导体封装。在一个实施例中，披露一种用于形成半导体封装的方法。所述方法包括提供一种具有第一和第二主表面的封装衬底。所述封装衬底包括具有成型材料和多个互连结构的基座衬底，所述互连结构包括延伸穿过所述封装衬底的所述第一主表面到所述第二主表面的通孔触点。提供一种在其第一或第二表面上具有导电触点的裸片。所述裸片的导电触点电耦接到所述互连结构。在所述封装衬底上形成封盖(Cap)以包封所述裸片。

在另一实施例中，呈现一种半导体封装。所述半导体封装包括具有第一和第二主表面的封装衬底。所述封装衬底包括具有成型材料和多个互连结构的基座衬底，所述互连结构包括延伸穿过所述封装衬底的所述第一主表面到所述第二主表面的通孔触点。在其第一或第二表面上具有导电触点的裸片安置在所述封装衬底上。所述裸片的导电触点电耦接到所述互连结构。封盖安置在所述封装衬底上并且包封所述裸片。

这些实施例以及本文中披露的其它优点和特征将通过参考以下描述和随附图式变得显而易见。此外，应了解，本文所述的各种实施例的特征不是互斥的，并且可按各种组合与排列存在。

附图说明

在图式中，在不同的图中，相似的参考特征一般是指相同的部分。此外，图式不一定是按比例的，而是一般将重点放在说明本发明的原理上。在以下描述中，本发明的各种实施例是在参考以下图式下描述的，其中：

图1-3展示半导体封装的各种实施例；

图4-9展示半导体封装的各种其它实施例；

图10a-j、图11a-d、图12a-f、图13a-f、图14a-e、图15a-h和图16a-g展示用于形成半导体封装的方法的各种实施例；以及

图17-18展示封装衬底的各种实施例的第一表面的顶视图。

具体实施方式

实施例涉及半导体封装和用于形成半导体封装的方法。所述封装用以封装一种或一种以上半导体裸片或芯片。对于一种以上裸片的情况，裸片可按平面排列、垂直排列或其组合来排列。裸片例如可包括存储装置、逻辑装置(例如混合信号逻辑装置)、通信装置、RF装置、光电装置、数字信号处理器(DSP)、微控制器、片上系统(system-on-chips，SOC)以及其它类型的装置或其组合。所述封装可并入电子产品或设备中，例如电话、计算机以及移动和移动智能产品。将封装并入其它类型的产品中也可适用。

图1-3展示半导体封装的不同实施例的简化横截面图。如图1中所示，半导体封装100包括封装衬底101。封装衬底包括第一和第二主表面。第一主表面103a例如可称为顶表面，并且第二主表面103b例如可称为底表面。所述表面的其它名称也可适用。在一个实施例中，封装衬底的第一主表面包括第一和第二区域。第一区域105a例如是其上安装裸片的裸片或芯片区，并且第二区域105b例如是非裸片区。在一个实施例中，非裸片区包围裸片区。所述裸片区例如可被安置于中心部分，且所述裸片被安装在该中心部分中，所述非裸片区位于裸片区外。裸片区例如可同心安置在封装衬底的周边内。裸片和非裸片区的其它配置也可适用。