[发明专利]源极线浮置电路、包括其的存储器件和读取其数据的方法

权利要求书

1.一种存储器件，包括：

存储单元阵列，包括以多个行和列的矩阵形式排列的多个存储单元，所述存储单元耦接在沿行方向延伸的多个源极线与沿列方向延伸的多个位线之间，所述存储单元被配置为将由沿行方向延伸的多个字线逐行选择；

行选择电路，被配置为生成将响应于行地址信号被选择性地激活的多个经解码的行地址信号，还被配置为响应于经解码的行地址信号使能字线当中的一个选定字线；以及

源极线浮置电路，被配置为在读操作中，将源极线的一个选定源极线连接到源电压，以及被配置为将除了所述一个选定源极线之外的未选择的源极线从所述源电压断开连接以将所述未选择的源极线浮置，所述一个选定源极线耦接到被耦接到所述一个选定字线的存储单元，

其中，所述源极线浮置电路包括分别直接接收经解码的行地址信号或者所述字线的电压作为浮置控制信号的多个浮置单元，所述浮置单元被配置为响应于所述浮置控制信号控制所述源极线与所述源电压之间的电连接。

2.如权利要求1所述的存储器件，其中，所述源极线中的每一个耦接到一行的存储单元。

3.如权利要求2所述的存储器件，其中，所述浮置单元中的每一个包括：

耦接在相应源极线和所述源电压之间的开关元件，所述开关元件被配置为响应于与所述一行相应的浮置控制信号执行开关操作。

4.如权利要求1所述的存储器件，其中，所述源极线中的每一个共同耦接到一个偶数编号行的存储单元和与所述偶数编号行相邻的一个奇数编号行的存储单元。

5.如权利要求4所述的存储器件，其中，所述浮置单元中的每一个包括：

或门，被配置为对与所述偶数编号行和所述奇数编号行相应的两个浮置控制信号执行或逻辑操作；以及

耦接在相应源极线和所述源电压之间的开关元件，所述开关元件被配置为响应于所述或门的输出执行开关操作。

6.如权利要求1所述的存储器件，还包括：

多个源极线驱动单元，被配置为取决于操作模式施加高电压到所述源极线，所述源极线驱动单元中的每一个包括：

耦接在所述源电压和相应源极线之间的下拉晶体管，所述下拉晶体管的栅极接收驱动信号；以及

耦接在所述高电压和相应源极线之间的上拉晶体管，所述上拉晶体管的栅极接收反相的驱动信号。

7.如权利要求6所述的存储器件，其中，所述浮置单元中的每一个包括：

开关元件，其与所述下拉晶体管串联耦接在相应源极线与源电压之间。

8.如权利要求7所述的存储器件，其中，所述上拉晶体管和所述下拉晶体管用高电压晶体管实现，而所述开关元件用相较所述高电压晶体管具有较低耐电压的低电压晶体管实现。

9.如权利要求7所述的存储器件，其中，所述源极线中的每一个耦接到一行的存储单元，和

其中，所述开关元件包括响应于与所述一行相应的浮置控制信号导通的低电压晶体管。

10.如权利要求7所述的存储器件，其中，所述源极线中的每一个共同耦接到一个偶数编号行的存储单元和与所述偶数编号行相邻的一个奇数编号行的存储单元，

其中，浮置单元中的每一个还包括被配置为对与所述偶数编号行和所述奇数编号行相应的两个浮置控制信号执行或逻辑操作的或门，和

其中，所述开关元件包括响应于所述或门的输出导通的低电压晶体管。

11.如权利要求1所述的存储器件，其中，所述存储单元中的每一个包括：

耦接在相应位线和相应源极线之间的快闪单元晶体管，所述快闪单元晶体管的控制栅极耦接到相应字线。