[发明专利]源极线浮置电路、包括其的存储器件和读取其数据的方法

说明书

源极线浮置电路包括多个浮置单元。所述浮置单元分别直接接收经解码的行地址信号或所述字线的电压作为浮置控制信号。响应于行地址信号选择性地激活经解码的行地址信号。所述浮置单元在读操作中响应于所述浮置控制信号控制源极线与源电压之间的电连接。还描述了相关的器件和方法。

相关申请的交叉引用

本申请要求于2013年3月13日提交的韩国专利申请第10-2013-0026945号的优先权，其全部内容通过引用并入此处。

技术领域

示例实施例通常涉及半导体集成电路，并且更加具体来说，涉及存储器件和电路，以及读取存储器件中的数据的方法。

背景技术

半导体存储器件包括以多个行和多个列的矩阵形式排列的多个存储单元。在非易失性存储器件中，存储单元耦接在多个源极线与多个位线之间。每个位线耦接到由各自的字线选择的存储单元。在读操作中，在公共耦接到相同位线的存储单元当中选择一个存储单元，并且感测电流经由选定存储单元从位线流到源极线，其中感测电流取决于状态，也就是说，选定存储单元的存储数据。可以基于感测电流或者由于感测电流而造成的电压改变来读出存储数据。在这些读操作中，位线电压可能受到由耦接到相同位线的未选择的存储单元而造成的漏电流的影响，并且因此可能降低读操作或者读数据的可靠性。

发明内容

本发明构思的至少一个示例实施例提供一种源极线浮置电路，其能够通过降低由于未选择的存储单元造成的漏电流来增强读操作的可靠性。

本发明构思的至少一个示例实施例提供一种能够使用源极线浮置电路增强读操作的可靠性的存储器件。

本发明构思的至少一个示例实施例提供一种读取存储器件中的数据的方法，其能够通过降低由于未选择的存储单元造成的漏电流来增强读数据的可靠性。

根据示例实施例，存储器件包括存储单元阵列、行选择电路和源极线浮置电路。

所述存储单元阵列包括以多个行和多个列的矩阵形式排列的多个存储单元。所述存储单元耦接在沿行方向延伸的多个源极线与沿列方向延伸的多个位线之间。所述存储单元被沿行方向延伸的多个字线逐行选择。

所述行选择电路生成响应于行地址信号被选择性地激活的多个经解码的行地址信号，并且响应于经解码的行地址信号使能字线当中的一个选定字线。

所述源极线浮置电路在读操作中将源极线的一个选定源极线连接到源电压，并且被配置为将除了所述一个选定源极线之外的未选择的源极线从源电压断开连接以将未选择的源极线浮置，其中所述一个选定源极线耦接到被耦接到所述一个选定字线的存储单元。

所述源极线浮置电路可以包括分别直接接收经解码的行地址信号或者所述字线的电压作为浮置控制信号的多个浮置单元，并且所述浮置单元可以响应于所述浮置控制信号控制所述源极线与所述源电压之间的电连接。

源极线中的每一个可以耦接到一行的存储单元。

浮置单元中的每一个可以包括耦接在相应源极线和所述源电压之间的开关元件，并且所述开关元件可以响应于与所述一行相应的浮置控制信号执行开关操作。

所述源极线中的每一个可以共同耦接到一个偶数编号行的存储单元和与所述偶数编号行相邻的一个奇数编号行的存储单元。

浮置单元中的每一个都可以包括或（OR）门和开关元件NT。或门可以对与所述偶数编号行和所述奇数编号行相应的两个浮置控制信号执行或逻辑操作。所述开关元件可以耦接在相应源极线和所述源电压之间，所述开关元件可以响应于或门的输出执行开关操作。