[发明专利]半导体封装和封装半导体装置的方法

说明书

技术领域

本发明涉及半导体领域，尤其涉及半导体封装技术领域。

背景技术

基于引线框架的封装，例如高密度引线框架阵列（HLA）封装，是本行业中高I/O装置常用的封装方法。然而，现有的基于引线框架的封装具有若干缺点。举例来说，基于引线框架的封装在迹线布线密度方面能力有限，并且封装水平可靠性有限。还需要增加HLA封装的效率和可靠性以用于高频应用。

根据以上讨论，希望提供一种改进的封装，其具有非常薄的封装型态、较高的I/O数、引起信号布线密度改进的细间距迹线布线，并且具有增强的电性能。还希望提供简化的方法来形成一种改进的封装，其成本相对较低。

发明内容

实施例主要涉及半导体封装。在一个实施例中，披露一种封装衬底。所述封装衬底包括具有第一和第二主表面的基座衬底以及多个通孔触点，所述通孔触点延伸穿过所述基座衬底的第一主表面到第二主表面。具有多个开口的第一导电层设置于所述基座衬底的第一表面和所述通孔触点之上。所述开口经配置以匹配所述封装衬底的导电迹线布局。导电迹线设置于所述第一导电层上面。所述导电迹线通过所述第一导电层的所述开口中的一些直接耦接到所述通孔触点。

在另一实施例中，呈现一种半导体封装。所述半导体封装包括具有第一和第二主表面的封装衬底。封装衬底包括基座衬底以及延伸穿过所述封装衬底的所述第一主表面到所述第二主表面的多个通孔触点。具有第一类和第二类开口的第一导电层设置于所述封装衬底的所述第一表面上。所述开口经配置以匹配所述封装衬底的导电迹线布局。导电迹线设置于所述第一导电层上。所述导电迹线通过所述第一导电层的所述第一类开口直接耦接到所述通孔触点。在其第一或第二表面上具有导电触点的裸片设置于所述封装衬底的裸片区上面。所述裸片的所述导电触点电耦接到所述导电迹线。封盖设置于所述封装衬底上面以包封所述裸片。

在另一实施例中，呈现一种用于形成半导体封装的方法。所述方法包括提供具有第一和第二表面的导电载体。具有第一类和第二类开口的第一导电层形成于所述导电载体的所述第一表面上。导电迹线形成于所述第一导电层上。裸片安装于所述导电载体的所述第一表面上。所述裸片耦接到所述导电迹线。所述裸片用封盖包封。将所述导电载体的所述第二表面图案化以形成封装衬底的通孔触点。所述导电迹线通过所述第一导电层的所述第一类开口直接耦接到所述通孔触点。形成填充所述通孔触点之间的空间的绝缘层以形成所述封装衬底的基座衬底。

这些实施例以及本文中披露的其它优点和特征将通过参考以下描述和随附图式变得显而易见。此外，应了解，本文中所述的各种实施例的特征不是互斥的，并且可按各种组合与排列存在。

附图说明

在图式中，在不同的图中，类似的参考特征一般是指相同的部分。此外，图式不一定是按比例的，而是一般将重点放在说明本发明的原理上。在以下描述中，本发明的各种实施例是在参考以下图式下描述的，其中：

图1-6展示半导体封装的各种实施例；并且

图7a-l、图8a-j、图9a-f、图10a-f、图11a-f、图12a-e以及图13a-d展示用于形成半导体封装的方法的各种实施例。

具体实施方式

实施例涉及半导体封装和用于形成半导体封装的方法。所述封装用以封装一个或一个以上半导体裸片或芯片。对于一个以上裸片的情况，裸片可呈平面排列、垂直排列或其组合来排列。裸片例如可包括存储装置、逻辑装置（例如混合信号逻辑装置）、通信装置、RF装置、光电装置、数字信号处理器（DSP）、微控制器、片上系统（SOC）、微电机系统（MEMS）以及其它类型的装置或其组合。所述封装可并入电子产品或设备中，例如电话、计算机以及移动和移动智能产品。将封装并入其它类型的产品中也可适用。

图1-6展示半导体封装的不同实施例的简化横截面图。如图1中所示，半导体封装100包括封装衬底101。封装衬底包括第一主表面103a和第二主表面103b。第一主表面103a例如可称为顶表面，并且第二主表面103b例如可称为底表面。所述表面的其它名称也可适用。在一个实施例中，封装衬底的第一主表面包括第一和第二区域。第一区域105a例如为上面安装裸片110的裸片或芯片区，并且第二区域105b例如为非裸片区。在一个实施例中，非裸片区包围裸片区。裸片区例如可设置于中心部分，在其中安装裸片，并且非裸片区在裸片区外。裸片区例如可同心地设置于封装衬底的周边内。裸片区和非裸片区的其它配置也可适用。