[发明专利]具有通过栅植入的深N阱的晶体管

权利要求书

1.一种制造互补金属氧化物半导体即CMOS集成电路即IC的方法，该方法包括：

在上面具有第一栅堆的衬底的露出衬底表面的p区域的第一掩模级植入第一n型杂质，用于形成n型轻掺杂漏区域即NLDD区域，以针对所述IC上的多个n沟道MOS即NMOS晶体管的至少一部分提供n源/漏扩展区域；

在上面具有第二栅堆的所述衬底表面露出n区域的第二掩模级植入p型杂质，用于形成p型轻掺杂漏区域即PLDD区域，以针对所述IC上的多个p沟道MOS即PMOS晶体管的至少一部分提供p源/漏扩展区域；以及

穿过所述第一栅堆和所述第二栅堆逆向植入第二n型杂质，以形成用于所述多个NMOS晶体管的所述部分的深的n阱即DN阱，其中与在所述NLDD区域下方的所述DN阱的深度相比，所述DN阱的深度在所述第一栅堆下方较浅，并且所述DN阱在所述PLDD区域下方和所述第二栅堆下方延伸。

2.根据权利要求1所述的方法，其中，所述逆向植入还利用用于所述第一掩模级的掩模进行。

3.根据权利要求2所述的方法，其中，所述p区域包括p接触，并且其中，所述p接触由用于所述多个NMOS晶体管的所述部分的所述掩模露出，使得所述p接触接收所述植入所述第一n型杂质和所述逆向植入。

4.根据权利要求1所述的方法，其中，所述逆向植入还在另一个步骤中利用用于所述第二掩模级的掩模进行。

5.根据权利要求1所述的方法，其中，所述第一栅堆和所述第二栅堆均包括位于氮氧化硅即SiON上的多晶硅。

6.根据权利要求1所述的方法，其中，在-50℃到-150℃的温度进行所述逆向植入。

7.根据权利要求1所述的方法，其中进一步包括：

在所述逆向植入之后去除所述第一栅堆的至少栅极和所述第二栅堆的至少栅极以形成第一栅沟槽和第二栅沟槽；

在所述第一栅沟槽和所述第二栅沟槽上淀积高k电介质；

在所述高k电介质上形成第一金属栅以填充所述第一栅沟槽；以及

在所述高k电介质上形成第二金属栅以填充所述第二栅沟槽。

8.根据权利要求1所述的方法，其中，所述IC包括静态随机存取存储器即SRAM，其包括驱动晶体管、传输门即PG晶体管和逻辑晶体管。

9.根据权利要求8所述的方法，其中，所述多个NMOS晶体管的所述部分包括所述驱动晶体管和所述PG晶体管，并且其中，所述逆向植入从所述逻辑晶体管中选择的至少一个排除以不形成所述NLDD区域或者所述DN阱。

10.根据权利要求9所述的方法，其中，所选择的多个所述逻辑晶体管包括所述DN阱，并且所述方法包括另一个NLDD掩模级和植入物以形成与所述NLDD区域相比具有较低掺杂级别的逻辑NLDD区域。

11.根据权利要求8所述的方法，其中，所述SRAM包括高密度即HD比特和较高性能即HP比特，并且其中所述多个NMOS晶体管的所述部分的第一部分包括在所述HD比特和所述HP比特两者中，并且其中在所述HD比特内的所述多个NMOS晶体管的所述第一部分和在所述HP比特内的所述多个NMOS晶体管的第一部分接收不同袋状植入，使得与在所述HP比特内的所述多个NMOS晶体管的所述第一部分相比，在所述HD比特内的所述多个NMOS晶体管的所述第一部分具有较高的阈值电压即Vt。