[发明专利]具有通过栅植入的深N阱的晶体管

说明书

本申请涉及具有通过栅植入的深N阱的晶体管。一种制造CMOS集成电路(IC)的方法(300)，该方法包括：在上面具有第一栅堆的衬底的露出衬底表面的p区域的第一掩模级植入第一n型杂质以形成NLDD区域，用于IC上的多个n沟道MOS(NMOS)晶体管的至少一部分形成n源/漏扩展区域(304(a))。在上面具有第二栅堆的衬底表面中露出n区域的第二掩模级植入p型杂质，以形成针对IC上的多个p沟道MOS(PMOS)晶体管的至少一部分的PLDD区域。逆向植入第二n型杂质(306)，包括通过第一栅堆以形成用于NMOS晶体管的一部分的深的n阱(DN阱)。与NLDD区域下方的相比，DN阱在第一栅堆下方的深度较浅。

技术领域

公开的实施方式涉及半导体制造，更具体地，涉及包括深N阱（DN阱）的互补金属氧化物半导体（CMOS）集成电路的制造，以及由此生产的IC器件。

背景技术

随着在高k栅电介质处理流上的金属栅的发展，正偏置温度不可靠性（PBTI）对于n沟道MOS（NMOS）变得重要。PBTI的大小是20nm栅长度IC制造处理技术中的负偏置温度不稳定性（NBTI）的阈值电压偏移（ΔVt）的大约70%.

传统上使用N阱逆体偏置（RBB）筛选静态随机存取存储器（SRAM）以有效地减少p沟道MOS（PMOS）线端（EOL）Vt退化。也期望SRAM提供针对PBTI EOL的NMOS驱动器/通-栅（PG）晶体管筛选的能力。已经针对SRAM建议了深N阱（DN阱）/Iso P阱植入，以提供用于允许筛选NMOS驱动晶体管和PG晶体管的后偏置能力的添加的二极管。DN阱要求单独的掩模构图，其在形成栅电介质和栅电极之前进行。针对DN阱要求的单独的掩模程度增加成本和周期。

发明内容

公开的实施方式包括制造互补金属氧化物半导体（CMOS）集成电路（IC）的方法，其包括：针对NMOS器件并且可选地还针对PMOS器件，植入深N阱（DN阱）包括穿过栅堆，而不需要任何额外的掩模。所公开的实施方式应用于包括静态RAM（SRAM）的IC，以能够形成DN阱来提供用于后偏置能力的隔离二极管，以允许针对正偏置温度不稳定性（PBTI）线端（EOL）的NMOS驱动器/传输门（PG）筛选，而不需要额外的（专用的）DN阱掩模级。

关于所公开的方法，n型物质的逆向植入（retrograde）包括针对NMOS器件的穿过栅堆植入以形成针对IC上的NMOS晶体管的至少一部分的DN阱。对于完成的IC产品，穿过栅植入ND阱导致与在n型轻掺杂漏（NLDD）和NMOS的n型源/漏（NSD）区域下方的DN阱深度相比，在NMOS栅堆下方DN阱的深度较浅，DN阱深度的差异由在用于形成DN阱的植入期间的栅极的厚度（阻挡能力）确定（例如，针对多晶硅栅的30nm到100nm）。包括通过针对DN阱的植入来植入的栅极可以由用于替代金属栅处理流程的金属栅代替。

附图说明

下面将参照附图，其不必按照比例绘制，其中：

图1A是根据示例性实施方式的在不需要任何添加掩模的情况下使用包括通过NMOS的栅堆形成DN阱的制造方法完成掺杂和退火之后，包括以NMOS晶体管和PMOS晶体管示出的MOS晶体管的CMOS IC的一部分的截面图。

图1B是根据示例性实施方式的在不需要任何添加掩模的情况下使用包括通过针对NMOS和PMOS晶体管两者的栅堆形成DN阱的制造方法完成掺杂和退火之后，包括以NMOS晶体管和PMOS晶体管示出的MOS晶体管的CMOS IC的一部分的截面图。

图2是根据示例性实施方式的在不需要任何添加掩模的情况下使用包括通过针对NMOS和PMOS晶体管两者的栅堆形成DN阱的制造方法完成掺杂和退火之后，包括以NMOS晶体管和PMOS晶体管示出的MOS晶体管的CMOS IC的一部分的截面图。

图3示出根据示例性实施方式的在不需要任何添加掩模的情况下用于形成MOS晶体管的示例性方法中的步骤的流程图，其包括形成穿过NMOS晶体管的栅堆的DN阱。