[发明专利]双异步和同步存储器系统

权利要求书

1.一种用于双异步和同步存储器操作的系统，所述系统包括：

存储器控制器；

存储器控制器锁相环，配置为向存储器控制器提供主时钟；以及

经由同步信道耦接到所述存储器控制器的存储器缓冲器芯片，所述存储器缓冲器芯片包括：

存储器缓冲器单元，配置为与所述存储器控制器在嵌套域中同步通信，其中耦接到所述存储器缓冲器单元并且与所述存储器控制器锁相环同步的嵌套域锁相环可操作以建立嵌套域；

存储器缓冲器适配器，配置为与至少一个存储器接口端口在存储器域中通信，所述至少一个存储器接口端口可操作为存取至少一个存储器设备，其中耦接到所述存储器缓冲器适配器和至少一个存储器接口端口的存储器域锁相环可操作以建立存储器域；

连接到所述嵌套域和所述存储器域的边界层，所述边界层可配置为在所述存储器缓冲器单元与所述存储器控制器保持同步通信时，在嵌套域和存储器域之间以同步传输模式操作，并且在嵌套域和存储器域之间以异步传输模式操作。

2.根据权利要求1所述的系统，进一步包括：

经由多个另外的同步信道耦接到所述存储器控制器的多个另外的存储器缓冲器芯片，所述多个另外的存储器缓冲器芯片可配置为与所述存储器缓冲器芯片同步操作，并且在嵌套域中关于彼此同步操作。

3.根据权利要求1所述的系统，其中所述嵌套域锁相环和所述存储器域锁相环可配置为输出相对于彼此不同的频率，所述嵌套域锁相环和所述存储器域锁相环在异步操作模式下由单独的参考时钟驱动，并且同步时钟对准逻辑向源自基于在同步操作模式下的嵌套域锁相环的参考的存储器域锁相环提供参考时钟。

4.根据权利要求3所述的系统，其中所述同步时钟对准逻辑可操作为基于对准周期对准存储器域时钟边缘与来自所述嵌套域锁相环的嵌套域时钟边缘，所述对准周期由所述存储器控制器发起。

5.根据权利要求4所述的系统，其中当在对准周期上从存储器控制器接收到同步命令时，在所述存储器缓冲器芯片内生成内部复位。

6.根据权利要求4所述的系统，其中所述边界层配置为允许命令和数据在同步操作模式下时在对准周期上在所述嵌套域和所述存储器域之间跨过。

7.根据权利要求1所述的系统，进一步包括与所述同步信道相关联的训练逻辑，所述训练逻辑配置为初始化和校准所述同步信道的路线，以计算用于同步信道的帧来回行程等待时间，并且基于计算的帧来回行程等待时间建立帧传输协议。

8.一种用于存储器子系统中的双异步和同步存储器操作的计算机系统实现方法，所述方法包括：

在存储器控制器和存储器缓冲器芯片之间建立同步信道；

通过模式选择器基于所述存储器缓冲器芯片的操作模式，确定用于所述存储器缓冲器芯片的存储器域锁相环的参考时钟源，其中所述存储器域锁相环建立存储器域；

基于同步的操作模式将嵌套域锁相环的输出作为参考时钟源提供给所述存储器缓冲器芯片中的存储器域锁相环，所述嵌套域锁相环与所述存储器控制器的存储器控制器锁相环同步可操作，其中所述嵌套域锁相环建立嵌套域；以及

基于异步的操作模式将独立于所述嵌套域锁相环的单独参考时钟作为参考时钟提供给所述存储器域锁相环。

9.根据权利要求8所述的方法，进一步包括：

基于所述嵌套域锁相环生成嵌套域时钟；

基于所述存储器域锁相环生成存储器域时钟；

将所述嵌套域时钟提供给所述存储器缓冲器芯片的嵌套域中的存储器缓冲器单元；以及

将所述存储器域时钟提供给配置为与存储器域中的至少一个存储器接口端口通信的存储器缓冲器适配器，所述至少一个存储器接口端口可操作为存取至少一个存储器设备，其中边界层提供所述嵌套域和所述存储器域之间的接口。

10.根据权利要求8所述的方法，其中多个另外的存储器缓冲器芯片经由多个另外的同步信道耦接到所述存储器控制器，所述方法进一步包括：

将所述多个另外的存储器缓冲器芯片配置为基于公共同步参考，与所述存储器缓冲器芯片同步操作，并且关于彼此同步操作。

11.根据权利要求8所述的方法，进一步包括：

基于对准周期对准所述存储器域锁相环的存储器域的时钟边缘与所述嵌套域锁相环的嵌套域时钟边缘，所述对准周期由所述存储器控制器发起。