[发明专利]双异步和同步存储器系统

说明书

技术领域

本发明一般涉及计算机存储器，更具体地涉及双异步和同步存储器系统。

背景技术

当前的高性能计算主存储器系统通常由一个或多个存储器设备组成，一个或多个存储器设备经由诸如缓冲器、集线器、总线到总线转换器之类的一个或多个存储器接口元件连接到一个或多个存储器控制器和/或处理器。存储器设备一般位于存储器子系统(诸如，存储卡或存储器模块)上，并且经常经由可插拔互连系统(例如，一个或多个连接器)连接到系统板(例如，PC母板)。

总体计算机系统性能受到计算机结构的每个关键元件的影响，包括(多个)处理器、任何(多个)存储器高速缓存器(memory cache)、(多个)输入/输出(I/O)子系统的性能/结构；(多个)存储器控制功能的效率；(多个)主存储器设备和任何相关联存储器接口元件的性能；以及(多个)存储器互连接口的类型和结构。

行业在发展的基础上投入广泛的研究和开发努力，以通过改进存储器系统/子系统设计和/或结构，创建改进和/或创新的方案来最大化总体系统性能和密度。由于消费者期望除了提供附加的功能、提高的性能、增大的存储、较低的操作成本等，新计算机系统还将关于平均故障间隔时间(MTBF,mean-time-between-failure)显著超过现有系统，高可用性系统进一步提出关于总体系统可靠性的进一步的挑战。其他频繁的消费者要求进一步加剧存储器系统设计挑战，并且包括如升级的容易和减小的系统环境冲击(诸如空间、电源和冷却)这样的项目。此外，消费者正在要求以越来越快的存取速度存取增加数量的更高密度的存储器设备(例如，DDR3和DDR4SDRAM)。

鉴于变化的成本、容量和可扩缩性要求，可以需要考虑大量的存储器系统选项。经常需要在使用处理器和存储器缓冲器芯片之间的异步边界或设计完全同步系统之间进行选择。异步设计允许以固定的频率运行处理的灵活性，同时存储器缓冲器芯片可以编程为变化频率以匹配期望的存储器组件。例如，如果成本是最重要的，则可以使用较慢的更广泛可用的双列直插存储器模块(DIMM，dual in-line memory module)。相反，如果性能极为重要，则可以使用前沿技术DIMM。这种类型的存储器系统架构可以在每个存储器信道(memory channel)独立运行的系统中良好工作。然而，该方法在高可用性系统中不足。

已经开发独立存储器冗余阵列(RAIM)系统来提高性能和/或增加存储系统的可用性。RAIM跨若干独立存储器模块分布数据，其中每个存储器模块包含一个或多个存储器设备。存在许多不同的已经开发的RAIM方案，每个具有不同的特征以及与其相关联的不同的利和弊。性能、可用性以及效用/效率(例如，实际保持消费者数据的存储器设备的百分比)或许是最重要的。必须仔细考虑与各种方案相关联的折中，因为一个属性中的提高经常可以导致另一个中的降低。RAIM系统的示例可以在例如2010年6月24日提交的名称为“使用虚拟ECC的解码的RAIM系统”的美国专利公开2011/0320918(其内容通过引用全文并入)中以及2010年6月24日提交的名称为“冗余存储器系统中的错误校正和检测”的美国专利公开2011/0320914(其内容通过引用全文并入)中找到。

高可用性系统(诸如RAIM系统)可以包括在各种子系统中的多个时钟域。包括不同时钟域的子系统的高效集成提出建立同步定时、检测同步问题和恢复同步的多种挑战。

发明内容

实施例包括用于双异步和同步存储器系统的方法、系统和计算机程序产品。用于双异步和同步存储器操作的系统包括存储器控制器和经由同步信道耦接到存储器控制器的存储器缓冲器芯片。存储器缓冲器芯片包括存储器缓冲器单元，配置为在嵌套域(nest domain)与存储器控制器同步通信；以及存储器缓冲器适配器，配置为在存储器域(memory domain)与至少一个存储器接口端口通信。至少一个存储器接口端口可操作为存取至少一个存储器设备。边界层连接到嵌套域和存储器域，其中边界层可配置为在嵌套和存储器域之间以同步传输模式(synchronous transfer mode)操作，并且在嵌套和存储器域之间以异步传输模式(asynchronous transfer mode)操作。