[发明专利]非易失性存储器及其操作方法

说明书

技术领域

本发明涉及存储器技术领域，特别是涉及一种非易失性存储器及其操作方法。

背景技术

集成电路技术自上世纪40年代以来发展迅速，极大地改善了人们的生活。摩尔定律指出，随着工艺水平的进步，单片集成电路上可以集成的晶体管数目大约每三年增加四倍。

存储器是集成电路的一个重要分支，是所有电子系统的核心单元。半导体存储器分为挥发性存储器和非挥发性存储器两类，两者的区别是去掉电源电压后挥发性存储器中数据丢失，而非挥发性存储器中数据依然能保持。非挥发性存储器有多种类型，如紫外线擦除可编程存储器、电可擦可编程只读存储器（Electrically Erasable Programmable Read Only Memory，简称EEPROM）以及闪存等。与其他类型非挥发性存储器相比，EEPROM具有以下优点：很好的编程粒度，很小的功耗，允许大量的存储单元同时擦写以减少测试时间，可擦写次数多等等。所以，EEPROM更适合用在非挥发性存储器容量要求小、要求电路功耗小且可擦写次数多的场合，比如蜂窝电话、汽车、计算机通讯产品和消费类电子产品等等。

图1为现有技术中电可擦可编程只读存储器的阵列结构图。如图1所示，电可擦可编程只读存储器的阵列包括：

多行及多列存储单元（如C1）；

多个字线（WL<0>～WL<n>），其耦合到多行存储单元，与各存储单元的栅极连接，通过预充电电路提供的字线电压控制各行存储单元的选通情况；

多个位线（BL<0>～BL<k>），其耦合到多列存储单元，与各存储器单元的有源电极（S/D）连接，通过控制相邻两位线的电压控制各列存储单元的编程及读写动作。

图2为图1中存储单元C1的示意图。如图2所示，存储单元C1位于半导体衬底10上，存储单元C1具有：与位线30（BL<0>）连接在一起的漏极11，与字线WL<1>连接在一起的选择栅40，用于存储数据的浮栅21和控制栅22，选择栅40与浮栅21和控制栅22间有绝缘物50间隔。存储单元C1在编程过程中，电子从漏极11进入浮栅21；存储单元C1在擦除过程中，电子从浮栅21进入选择栅40，从而从字线WL<1>流出。

一般的，存储单元C1在读取（Read）过程中，需在选择栅40上施加2.5V左右的电压，选择栅40与衬底10之间导通，并在控制栅22上施加一较低的电压（一般为0.5V～5V），使得漏极11与浮栅21之间导通，从而读取浮栅21中存储的数据。然而，由于漏极11与浮栅21之间的导通电压受温度的影响，所以，当温度变化时，漏极11与浮栅21之间导通都到影响，具有不可靠性；并且，整个存储器的功耗较大。

发明内容

本发明的目的在于，提供一种非易失性存储器及其操作方法，可以降低或避免温度的影响，并且降低非易失性存储器的功耗。

为解决上述技术问题，本发明提供一种非易失性存储器，所述非易失性存储器包括：

衬底，所述衬底中具有漏极；

浮栅，设置于所述漏极一侧的所述衬底上；

控制栅，设置于所述浮栅上；

阈值电压提供单元，与所述控制栅相连，所述阈值电压提供单元具有至少一柵漏连接的晶体管，所述阈值电压提供单元用于向所述控制栅提供所述至少一柵漏连接的晶体管的阈值电压。

进一步的，在所述非易失性存储器中，所述阈值电压提供单元包括一个晶体管，所述晶体管的栅极与漏极相连，所述晶体管的源极接地，向所述晶体管的漏极提供一正向电流，所述晶体管的漏极连接所述控制栅，为所述控制栅提供所述晶体管的阈值电压。

进一步的，在所述非易失性存储器中，所述阈值电压提供单元包括多级晶体管，每级所述晶体管的栅极与本级所述晶体管的漏极相连，下一级所述晶体管的漏极与上一级所述晶体管的源极串联连接，最后一级所述晶体管的源极接地，向第一级所述晶体管的漏极提供一正向电流，第一级所述晶体管的漏极连接所述控制栅，为所述控制栅提供多级所述晶体管的阈值电压。

进一步的，在所述非易失性存储器中，所述非易失性存储器为电可擦可编程只读存储器，所述电可擦可编程只读存储器还包括一选择栅，所述选择栅设置于所述浮栅背离所述漏极一侧的所述衬底上。

进一步的，在所述非易失性存储器中，所述选择栅与衬底之间具有一绝缘层，所述绝缘层的厚度为

进一步的，在所述非易失性存储器中，所述电可擦可编程只读存储器为双浮栅、双控制栅结构。