[发明专利]具有模塑通孔的半导体器件有效
申请号: | 201410101723.0 | 申请日: | 2014-03-18 |
公开(公告)号: | CN104716050B | 公开(公告)日: | 2018-02-27 |
发明(设计)人: | 郑钧文;彭荣辉;蔡尚颖;蔡宏佳;邓伊筌 | 申请(专利权)人: | 台湾积体电路制造股份有限公司 |
主分类号: | H01L21/56 | 分类号: | H01L21/56;H01L23/31;H01L23/28 |
代理公司: | 北京德恒律治知识产权代理有限公司11409 | 代理人: | 章社杲,孙征 |
地址: | 中国台*** | 国省代码: | 台湾;71 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 具有 模塑通孔 半导体器件 | ||
技术领域
本发明涉及半导体器件,具体而言,涉及具有模塑通孔的半导体器件。
背景技术
器件制造商不断地面临的挑战是通过例如提供具有高品质性能的集成电路给用户带来价值和方便。一些集成电路包括通过不同工艺形成的多微机电系统或芯片封装件。这些类型的集成电路经常出现故障,因为芯片封装件并未在共同的条件下形成的,并且一个芯片封装件的操作性能与另一个芯片封装件的操作性能相比是未知的。
发明内容
为了解决现有技术中存在的问题,根据本发明的一个方面,提供了一种形成半导体器件的方法,包括:共晶接合覆盖晶圆和基底晶圆以形成晶圆封装件,其中,所述基底晶圆包括第一芯片封装件部分、第二芯片封装件部分和第三芯片封装件部分,以及所述覆盖晶圆包括多个隔离沟槽,所述多个隔离沟槽配置为与所述第一芯片封装件部分、所述第二芯片封装件部分和所述第三芯片封装件部分中的一个的相应的沟槽区基本上对准,所述覆盖晶圆还包括多个分离沟槽,相对于所述覆盖晶圆的相同表面,所述多个分离沟槽的深度比所述多个隔离沟槽的隔离沟槽的深度更大;去除所述覆盖晶圆的一部分以暴露第一芯片封装件部分接触件、第二芯片封装件部分接触件和第三芯片封装件部分接触件,所述第一芯片封装件部分接触件、所述第二芯片封装件部分接触件和所述第三芯片封装件部分接触件与所述多个分离沟槽的相应的分离沟槽对准;分离所述晶圆封装件以将所述晶圆封装件分离成配置以实施第一操作的第一芯片封装件、配置以实施第二操作的第二芯片封装件和配置以实施第三操作的第三芯片封装件,所述第一芯片封装件包括所述第一芯片封装件部分,所述第二芯片封装件包括所述第二芯片封装件部分,并且所述第三芯片封装件包括所述第三芯片封装件部分;以及将所述第一芯片封装件、所述第二芯片封装件和所述第三芯片封装件放置在衬底上。
在上述方法中,还包括:使用模塑料将所述第一芯片封装件、所述第二芯片封装件和所述第三芯片封装件接合在一起;形成穿过所述模塑料的多个模塑通孔,所述多个模塑通孔暴露所述第一芯片封装件部分接触件、所述第二芯片封装件部分接触件和所述第三芯片封装件部分接触件;在所述第一芯片封装件、所述第二芯片封装件和所述第三芯片封装件上方、所述模塑料的至少一部分上方和所述多个模塑通孔中形成再分布层;在所述模塑料和所述再分布层上方形成绝缘层;以及在所述绝缘层中形成暴露所述再分布层的至少一部分的多个开口。
在上述方法中,还包括:在所述多个开口中形成多个凸块下层;以及在所述凸块下层上方形成多个焊料凸块。
在上述方法中,其中,所述第一芯片封装件、所述第二芯片封装件和所述第三芯片封装件独立地选自加速度计、陀螺仪和压力传感器。
在上述方法中,还包括:在接合所述第一芯片封装件、所述第二芯片封装件和所述第三芯片封装件之前,将CMOS芯片封装件部分放置在所述衬底上,并且使用所述模塑料将CMOS芯片封装件、所述第一芯片封装件、所述第二芯片封装件和所述第三芯片封装件接合在一起,其中,所述多个模塑通孔包括暴露所述CMOS芯片封装件部分的接触件的模塑通孔,并且所述再分布层也形成在所述CMOS芯片封装件部分上方和与所述CMOS芯片封装件部分相关的所述模塑通孔中。
在上述方法中,还包括:去除所述衬底。
在上述方法中,其中,在将所述第一芯片封装件部分、所述第二芯片封装件部分和所述第三芯片封装件部分的一个或多个放置在所述衬底上之前,将粘合层放置在所述衬底上,并且通过从所述第一芯片封装件、所述第二芯片封装件或所述第三芯片封装件的一个或多个剥离所述粘合层去除所述衬底。
在上述方法中,其中,所述衬底是CMOS芯片封装件部分,所述多个模塑通孔包括暴露所述CMOS芯片封装件部分的接触件的模塑通孔,所述再分布层也形成在所述CMOS芯片封装件部分上方和与所述CMOS芯片封装件部分相关的所述模塑通孔中,并且使用所述模塑料将CMOS芯片封装件、所述第一芯片封装件、所述第二芯片封装件和所述第三芯片封装件接合在一起。
在上述方法中,还包括在将所述第一芯片封装件、所述第二芯片封装件和所述第三芯片封装件放置在所述衬底上之前,将环氧化物应用至所述CMOS芯片封装件部分,所述环氧化物能够将所述第一芯片封装件、所述第二芯片封装件和所述第三芯片封装件接合至所述CMOS芯片封装件部分。
在上述方法中,其中,通过所述绝缘层密封所述多个模塑通孔。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于台湾积体电路制造股份有限公司,未经台湾积体电路制造股份有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201410101723.0/2.html,转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造