[发明专利]浅沟槽的制作方法及存储器件的制作方法有效
申请号: | 201410103919.3 | 申请日: | 2014-03-19 |
公开(公告)号: | CN104934361B | 公开(公告)日: | 2018-03-23 |
发明(设计)人: | 王新鹏 | 申请(专利权)人: | 中芯国际集成电路制造(上海)有限公司 |
主分类号: | H01L21/762 | 分类号: | H01L21/762 |
代理公司: | 北京康信知识产权代理有限责任公司11240 | 代理人: | 吴贵明,张永明 |
地址: | 201203 *** | 国省代码: | 上海;31 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 沟槽 制作方法 存储 器件 | ||
技术领域
本申请涉及半导体集成电路的制作工艺,尤其涉及一种浅沟槽的制作方法及存储器件的制作方法。
背景技术
集成电路芯片上的不同区域包括具有不同功能的半导体器件,这些器件之间需要通过浅沟槽互相隔离。由于工作环境的不同,不同区域上器件之间的隔离沟槽的深度会有所不同。比如高压器件具有更高的工作电压及电流,为了防止高压器件之间产生漏电流,通常需要增加高压器件之间的隔离沟槽的深度,使得高压器件之间的隔离沟槽的深度比逻辑电路区中的隔离沟槽的深度更大。
现有存储器一般包括核心存储单元区以及逻辑电路区,且核心存储单元区中器件之间隔离沟槽的深度通常比逻辑电路区中器件之间隔离沟槽的深度高。在现有的存储器制造工艺中,通常以分区域制造的方法在存储单元阵列区以及逻辑电路区形成不同深度的隔离沟槽。也就是分别制作存储单元阵列区浅沟槽隔离和逻辑电路区浅沟槽隔离,通过蚀刻时间的不同来分别控制两个不同区域的隔离沟槽的深度,形成具有不同深度的隔离沟槽。
该方式存在以下问题:分区域形成浅沟槽隔离时,需要使用两次掩膜,掩膜图形分别对应存储单元阵列区以及逻辑电路区,因此制作掩膜的成本较高,且需要经过两次掩膜对准,所形成的浅沟槽隔离对准精度较低。
发明内容
本申请旨在提供一种浅沟槽的制作方法及存储器件的制作方法,以解决现有半导体器件隔离工艺中存在的工艺复杂的问题。
本申请一方面提供了一种浅沟槽的制作方法。该制作方法包括:将衬底划分为第一区域和第二区域;在第二区域欲形成浅沟槽的位置上形成第一可牺牲材料层;以及同时对第一可牺牲材料层和衬底进行刻蚀,在第一区域形成第一浅沟槽,在第二区域中对应于第一可牺牲材料层的位置上形成第二浅沟槽。
进一步地,上述浅沟槽的制作方法中,第一可牺牲材料层形成在第二区域中衬底的表面上。
进一步地,上述浅沟槽的制作方法还包括:在形成第一可牺牲材料层之前,在衬底上形成具有第一开口和第二开口的保护层,第一开口对应于第一区域中欲形成第一浅沟槽的位置,第二开口对应于第二区域中欲形成第二浅沟槽的位置;在形成第一可牺牲材料层的步骤中,第一可牺牲材料层形成于第二开口中。
进一步地,上述浅沟槽的制作方法中,上述保护层为牺牲材料层或为介质层。
进一步地,上述浅沟槽的制作方法中,当保护层为牺牲材料层时,形成具有第一开口和第二开口的保护层的步骤包括:在衬底上形成预备保护层;在预备保护层上形成图案化的第一硬掩膜层;依照第一硬掩膜层中图形向下刻蚀,形成具有第一开口和第二开口的保护层;去除第一硬掩膜层,以及在形成第一浅沟槽和第二浅沟槽后去除剩余的保护层。
进一步地,上述浅沟槽的制作方法中,当保护层作为介质层时,形成具有第一开口和第二开口的保护层的步骤包括:在衬底上形成预备保护层;在预备保护层上形成第二可牺牲材料层;在第二可牺牲材料层上形成图案化的第一硬掩膜层;依照第一硬掩膜层中图形向下依次刻蚀第二可牺牲材料层及预备保护层,直至在预备保护层中形成第一开口和第二开口;去除第一硬掩膜层和剩余的第二可牺牲材料层。
进一步地,上述浅沟槽的制作方法中,在第二开口中形成第一可牺牲材料层的步骤包括:同时在保护层的第一开口和第二开口中形成第一可牺牲材料层;在位于第二开口中的第一可牺牲材料层上形成第二硬掩膜层;去除位于第一开口中的第一可牺牲材料层;去除第二硬掩膜层。
进一步地,上述浅沟槽的制作方法中,,在形成第一可牺牲材料层前还包括:在第一区域中对应于第一浅沟槽的位置形成第一预浅沟槽的步骤,以及在第二区域中对应于第二浅沟槽的位置形成第二预浅沟槽的步骤,第一可牺牲材料层形成在第二预浅沟槽的内壁上。
进一步地,上述浅沟槽的制作方法中还包括:在形成可牺牲材料层之前,在衬底上形成具有第一开口和第二开口的保护层,第一开口与第一预浅沟槽相通,第二开口与第二预浅沟槽相通。
进一步地,上述浅沟槽的制作方法中,上述保护层为牺牲材料层或为介质层。
进一步地,上述浅沟槽的制作方法中,保护层为牺牲材料层,形成具有第一开口和第二开口的保护层,以及在衬底上形成第一预浅沟槽和第二预浅沟槽的步骤包括:在衬底上形成预备保护层;在预备保护层上形成图案化的第一硬掩膜层;依照第一硬掩膜层中图形向下刻蚀,形成具有第一开口和第二开口的保护层,并在衬底上形成与第一开口相通的第一预浅沟槽,以及与第二开口相通的第二预浅沟槽;去除第一硬掩膜层,以及在形成第一浅沟槽和第二浅沟槽后去除剩余的所述保护层。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于中芯国际集成电路制造(上海)有限公司,未经中芯国际集成电路制造(上海)有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201410103919.3/2.html,转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造