[发明专利]非易失性存储器写入装置以及方法

权利要求书

1.一种非易失性存储器写入装置，其特征在于，所述装置包括：

一快闪式存储器，包括一选取阵列，所述选取阵列包括一基体、多个位线以及多个字线；

一升压模块，产生一列高电压、一行高电压以及一负电压；

一选取模块，耦接至所有所述字线及所述升压模块，所述选取模块自所述升压模块接收所述行高电压及所述负电压，且所述选取模块根据一地址信号选取所有所述位线的其中之一为写入位线以及选取所有所述字线的其中之一为写入字线，其中所述写入位线的邻近位线为浮接；

一写入模块，耦接至所有所述位线及所述升压模块，所述写入模块自所述升压模块接收所述列高电压及所述负电压；其中

当所述升压模块于升压过程中，所述写入模块将所述负电压施加至所有所述位线，当所述升压模块完成产生所述列高电压以及所述行高电压时，所述选取模块将所述行高电压施加于所述写入字线，所述写入模块将所述列高电压施加于所述写入位线，用以将数据写入所述写入字线以及所述写入位线所对应的存储器单元。

2.如权利要求1所述的非易失性存储器写入装置，其特征在于，在所述选取模块切换至下一写入字线之前，所述写入模块对所有所述位线施加所述负电压。

3.如权利要求1所述的非易失性存储器写入装置，其特征在于，当所述负电压至所述基体至位线的一跨压大于所述基体的接面电压时，所述写入模块将所述基体浮接。

4.如权利要求1所述的非易失性存储器写入装置，其特征在于，所述写入模块施加所述列高电压于所述写入位线之前，所述写入模块施加所述负电压于所有所述位线。

5.一种非易失性存储器写入方法，适用于一快闪式存储器，其特征在于，所述快闪式存储器具有一选取阵列，所述选取阵列包括一基体、多个位线以及多个字线，所述方法包括：

利用一升压模块，产生一列高电压、一行高电压以及一负电压；

当所述升压模块于升压过程中，将所述负电压施加于所有所述位线；

选取所有所述字线的其中之一为写入字线以及所有所述位线的其中之一为写入位线，并将所述行高电压施加于所述写入字线；

施加所述列高电压于所述写入位线以写入数据至所述写入字线以及所述写入位线所对应的一存储器单元；以及

停止产生所述列高电压、所述行高电压以及所述负电压。

6.如权利要求5所述的非易失性存储器写入方法，其特征在于，所述写入位线的邻近位线为浮接。

7.如权利要求5所述的非易失性存储器写入方法，其特征在于，在切换至下一写入字线之前，对所有所述位线施加所述负电压。

8.如权利要求5所述的非易失性存储器写入方法，其特征在于，当所述负电压至所述基体至位线的一跨压大于所述基体的接面电压时，将所述基体浮接。

9.如权利要求5所述的非易失性存储器写入方法，其特征在于，在施加所述列高电压于所述写入位线之前，施加所述负电压于所有所述位线。