[发明专利]FPGA外挂存储器校验方法及装置

权利要求书

1.一种FPGA外挂存储器校验方法，其特征在于，包括：

A、现场可编程门阵列FPGA获取写入所述FPGA的外挂存储器的第一数据和所述第一数据对应的第一地址；

B、所述FPGA根据所述第一地址获取与所述第一数据的位数相同的第一待校验地址；

C、所述FPGA将所述第一数据和所述第一待校验地址进行异或，获取第一异或结果；

D、所述FPGA将所述第一异或结果与初始校验值进行异或，获取第一校验值；

E、所述FPGA将所述第一校验值作为所述初始校验值，执行A-D，直到校验结束；

其中，所述FPGA根据所述第一地址获取与所述第一数据的位数相同的第一待校验地址，包括：

所述FPGA判断所述第一地址的位数是否和所述第一数据的位数相同；

若所述第一地址的位数与所述第一数据的位数相同，则将所述第一地址作为第一待校验地址；

若所述第一地址的位数小于所述第一数据的位数，则将所述地址进行补齐，获取与所述第一数据的位数相同的第一待校验地址；

所述FPGA获取写入所述FPGA的外挂存储器的第一数据和所述第一数据对应的第一地址之前，还包括：

所述FPGA获取写入所述FPGA的外挂存储器的初始数据和所述初始数据对应的初始地址；

所述FPGA根据所述初始地址获取与所述初始数据的位数相同的初始待校验地址；

所述FPGA将所述初始数据和所述初始待校验地址进行异或，获取初始异或结果；

所述FPGA将所述初始异或结果作为初始校验值。

2.根据权利要求1所述的方法，其特征在于，所述第一数据和所述第一待校验地址按照编号顺序排列，所述初始校验值和所述第一校验值按照编号逆序排列。

3.根据权利要求1所述的方法，其特征在于，所述校验结束之后，还包括：

所述FPGA生成读地址；

所述FPGA根据所述读地址从所述FPGA的外挂存储器中读取数据以及所述数据对应的校验值；

所述FPGA根据所述校验值进行解异或校验，根据所述解异或校验结果判断所述FPGA的外挂存储器中地址和/或数据是否故障。

4.根据权利要求3所述的方法，其特征在于，若所述校验值按照编号逆序排列，

所述FPGA根据所述校验值进行解异或校验之前，还包括：

所述FPGA根据读取所述校验值的顺序，将读出的校验值进行逆序。

5.一种FPGA外挂存储器校验装置，其特征在于，包括：

获取模块，用于获取写入现场可编程门阵列FPGA的外挂存储器的第一数据和所述第一数据对应的第一地址；根据所述第一地址获取与所述第一数据的位数相同的第一待校验地址；

校验模块，用于将所述第一数据和所述第一待校验地址进行异或，获取第一异或结果；将所述第一异或结果与初始校验值进行异或，获取第一校验值；将所述第一校验值作为所述初始校验值；

其中，所述获取模块，具体用于判断所述第一地址的位数是否和所述第一数据的位数相同；若所述第一地址的位数与所述第一数据的位数相同，则将所述第一地址作为第一待校验地址；若所述第一地址的位数小于所述第一数据的位数，则将所述地址进行补齐，获取与所述第一数据的位数相同的第一待校验地址；

所述获取模块，还用于获取写入所述FPGA的外挂存储器的初始数据和所述初始数据对应的初始地址；根据所述初始地址获取与所述初始数据的位数相同的初始待校验地址；

所述校验模块，还用于将所述初始数据和所述初始待校验地址进行异或，获取初始异或结果；将所述初始异或结果作为初始校验值。。

6.根据权利要求5所述的装置，其特征在于，所述第一数据和所述第一待校验地址按照编号顺序排列，所述初始校验值和所述第一校验值按照编号逆序排列。

7.根据权利要求5所述的装置，其特征在于，还包括：

解校验模块，用于生成读地址；根据所述读地址从所述FPGA的外挂存储器中读取数据以及所述数据对应的校验值；根据所述校验值进行解异或校验，根据所述解异或校验结果判断所述FPGA的外挂存储器中地址和/或数据是否故障。

8.根据权利要求7所述的装置，其特征在于，所述解校验模块，用于当所述校验值按照编号逆序排列时，在根据所述校验值进行解异或校验之前，根据读取所述校验值的顺序，将读出的校验值进行逆序。