[发明专利]FPGA外挂存储器校验方法及装置

说明书

技术领域

本发明涉及通信技术，尤其涉及一种FPGA外挂存储器校验方法及装置。

背景技术

当前现场可编程门阵列（Field Programmable Gate Array，简称FPGA）芯片的容量越来越大，完成的功能越来越强。另外，随着外挂存储器的规模越来越大，外挂存储器失效概率也在增加，外挂存储器的失效对上述FPGA的功能影响越来越严重，随着大规模FPGA的发展，越来越多的应用开始关注FPGA的外挂存储器的应用可靠性。

现有技术中，对FPGA的外挂存储器的校验方法主要是对该外挂存储器的数据进行校验，具体地，可以是根据校验命令中的起始地址、结束地址以及启动标识对存储器中的数据读取并校验，校验完成后将校验结果保存。

但是，采用现有技术，如果地址线出现错误时，无法进行校验。

发明内容

本发明实施例提供一种FPGA外挂存储器校验方法及装置，用于解决现有技术中地址线出错时，无法校验的问题。

本发明实施例第一方面提供一种FPGA外挂存储器校验方法，包括：

A、现场可编程门阵列FPGA获取写入所述FPGA的外挂存储器的第一数据和所述第一数据对应的第一地址；

B、所述FPGA根据所述第一地址获取与所述第一数据的位数相同的第一待校验地址；

C、所述FPGA将所述第一数据和所述第一待校验地址进行异或，获取第一异或结果；

D、所述FPGA将所述第一异或结果与初始校验值进行异或，获取第一校验值；

E、所述FPGA将所述第一校验值作为所述初始校验值，执行A-D，直到校验结束。

结合第一方面，在第一方面的第一种可能的实施方式中，所述第一数据和所述第一待校验地址按照编号顺序排列，所述初始校验值和所述第一校验值按照编号逆序排列。

结合第一方面，在第一方面的第二种可能的实施方式中，所述FPGA根据所述第一地址获取与所述第一数据的位数相同的第一待校验地址，包括：

所述FPGA判断所述第一地址的位数是否和所述第一数据的位数相同；

若所述第一地址的位数与所述第一数据的位数相同，则将所述第一地址作为第一待校验地址；

若所述第一地址的位数小于所述第一数据的位数，则将所述地址进行补齐，获取与所述第一数据的位数相同的第一待校验地址。

结合第一方面，在第一方面的第三种可能的实施方式中，所述FPGA获取写入所述FPGA的外挂存储器的第一数据和所述第一数据对应的第一地址之前，还包括：

所述FPGA获取写入所述FPGA的外挂存储器的初始数据和所述初始数据对应的初始地址；

所述FPGA根据所述初始地址获取与所述初始数据的位数相同的初始待校验地址；

所述FPGA将所述初始数据和所述初始待校验地址进行异或，获取初始异或结果；

所述FPGA将所述初始异或结果作为初始校验值。

结合第一方面，在第一方面的第四种可能的实施方式中，所述校验结束之后，还包括：

所述FPGA生成读地址；

所述FPGA根据所述读地址从所述FPGA的外挂存储器中读取数据以及所述数据对应的校验值；

所述FPGA根据所述校验值进行解异或校验，根据所述解异或校验结果判断所述FPGA的外挂存储器中地址和/或数据是否故障。

结合第一方面的第四种可能的实施方式，在第一方面的第五种可能的实施方式中，若所述校验值按照编号逆序排列，

所述FPGA根据所述校验值进行解异或校验之前，还包括：

所述FPGA根据读取所述校验值的顺序，将读出的校验值进行逆序。

本发明实施例第二方面提供一种FPGA外挂存储器校验装置，包括：

获取模块，用于获取写入现场可编程门阵列FPGA的外挂存储器的第一数据和所述第一数据对应的第一地址；根据所述第一地址获取与所述第一数据的位数相同的第一待校验地址；

校验模块，用于将所述第一数据和所述第一待校验地址进行异或，获取第一异或结果；将所述第一异或结果与初始校验值进行异或，获取第一校验值；将所述第一校验值作为所述初始校验值。

结合第二方面，在第二方面的第一种可能的实施方式中，所述第一数据和所述第一待校验地址按照编号顺序排列，所述初始校验值和所述第一校验值按照编号逆序排列。