[发明专利]存储器测试系统及方法

说明书

技术领域

本发明是有关于一种存储器装置，且特别是关于一种存储器测试系统与用以测试存储器装置的方法。

背景技术

目前存储器装置技术发展快速，且具有大容量的存储器装置时常被用在我们的生活周边。存储器装置可能具有多种配置以分配存储器装置中的多个存储库(memory bank)，例如16M×4，8M×8，16M×16，或其它种配置。于a×4配置中，有4根输入/输出接脚连接至4条外部的电器引脚(electrical lead)，其中a代表存储库的容量。于a×8配置中，有8根输入/输出接脚连接至4条外部的电器引脚。存储器装置的配置将决定存储器装置的性能、速度以及测试时间。

与使用a×4配置的存储器装置相比，使用a×8配置的存储器装置多了4条的输入/输出接脚。因此，当a×8配置的存储器装置与a×4配置的存储器装置的多个存储库具有相同容量时，a×8配置的存储器装置的速度会比a×4配置的存储器装置快，且a×8配置的存储器装置的测试时间会比a×4配置的存储器装置少。值得注意的是，测试时间与存储器装置的容量密不可分，且因为存储器装置往往具有不同的配置，因此要有效地去测试不同配置的存储器装置是很困难的。

请参阅图1，图1为传统的存储器测试系统的方块图。传统的存储器测试系统1包含存储器装置10、探针卡11(probe card)与测试器12。存储器装置10包含存储器芯片(memory die)100、N个输入电路101_1～101_N与N个输出电路102_1～102_N，其中N是存储器芯片100内的存储库的数量。存储器芯片100具有N个存储库，此N个存储库分别通过输入/输出接脚IO_1～IO_N电性连接N个输入电路101_1～101_N。再者，输入电路101_1～101_N的输出接脚又分别电性连接输出电路102_1～102_N的N个输入接脚。输出电路102_1～102_N的N个输出接脚又分别电性连接探针卡11的N个输入接脚。最后，探针卡11的N个输出接脚分别电性连接测试器12的N个输入接脚。

输入电路101_1～101_N可以是存储器装置10的多个输入/输出缓冲器，且此多个输入/输出缓冲器可缓存N笔输入/输出数据。输出电路102_1～102_N可以是多个芯片外驱动器(off-chip driver，OCD)，且此多个芯片外驱动器可调整由输入电路101_1～101_N的输出接脚形成的N个输出阻抗。在测试过程中，首先，有N个测试信号输入存储器装置10，并且被储存于N个存储库的存储单元。再者，输入电路101_1～101_N从N个存储库的存储单元中读取N个测试信号，并将此N个测试信号输出给输出电路102_1～102_N。随后，输出电路102_1～102_N根据此N个测试信号分别输出N个输出信号给针探卡11。针探卡11再输出N个输出信号给测试器12。最后，测试器12检查此N个输出信号是否与最初输入至N个存储库的存储单元的N个测试信号一致。

对于低耗能的存储器装置，例如动态存取存储器(DRAM)，需要使用弱芯片外驱动器(weak OCD)以降低耗电量。然而，在晶圆测量程序中，测试器12事实上具有高负载(即大阻抗)。因此，为了完成芯片封装测试，弱芯片外驱动器会被禁止使用。

举例来说，用户可能仅需要5mA的信号去驱动存储器装置10以外的元件(如探针卡)，但需要40mA的信号去驱动测试器12。若芯片外驱动器输出40mA的输出信号，显而易见地，输出电流将会过大。相反地，若芯片外驱动器输出5mA的输出信号，输出电流将无法驱动测试器12进入测试程序。

发明内容

本发明实施例提供一种存储器测试系统，且此存储器测试系统包含存储器装置、探针卡以及测试器。存储器装置包含具有多个存储库的存储器芯片、多个输入电路与多个输出电路。存储库中具有多个存储单元。每个输入电路具有第一输入接脚与第二输入接脚。多个第一输入接脚用以读取多个存储库的多个存储单元中储存的多笔数据，而多个第二输入接脚用以一个接收压缩(compressed)结果信号。探针卡电性连接于多个输出电路与测试器。多个输出电路接收多个输入电路输出的多个压缩信号。探针卡混合由多个输出电路输出的多个压缩输出信号，以输出一个混合压缩输出信号至测试器。