[发明专利]一种半导体器件的击穿电压TCAD仿真方法

说明书

技术领域

本发明涉及半导体制造领域，尤其涉及一种半导体器件的击穿电压TCAD仿真方法。

背景技术

随着芯片制造技术的进步，芯片关键尺寸越来越小，现在已经达到了20nm左右，未来还将进一步减小到10nm。随着工艺进步，TCAD(Technology Computer Aided Design，计算机辅助设计与仿真技术)仿真软件，即半导体工艺模拟以及器件模拟工具，在工艺研发中的应用也越来越广泛，例如利用TCAD软件进行击穿电压仿真，特别是进行电流电压曲线的回滞（即snapback现象）仿真。

如图1所示，以ESD保护结构中的GGNMOS（Gate Grounded NMOS）为例Snapback现象的原理分析。

现在一般使用GGNMOS（Gate Grounded NMOS）或者GGPMOS（Gate Grounded PMOS）作为ESD保护结构，它的栅极(gate，G)、衬底(Substrate，B)以及源（source，S）端都接地。栅极(gate)接地可以避免电路在一般正常工作时导通造成误动作，而在ESD发生时又可以适时导通其寄生的横向BJT（双极结型晶体管，Bipolar Junction Transistor）。当漏（Drain，D）端聚集大量负电荷时，通过Drain端和Substrate之间的PN结，电荷由Substrate端泄放到GND。当Drain端聚集大量正电荷时，激发了寄生的三极管，如图1所示。当Drain端和Substrate之间的PN结发生雪崩击穿以后，当维持电流的增长不需要高电场的支撑时，电压就会变小，出现电流电压曲线的回滞，也就是snapback现象。在击穿电压仿真中最大的难题就是收敛性问题。而在一般的击穿电压仿真中，很容易出现不收敛问题，如果没有一个有效的方法解决这个问题，就会导致TCAD建模的失败。除了迭代次数不够、初始解不收敛、工艺仿真中网格设置不佳、，物理模型参数设置等问题导致的不收敛，在很多情况下由于电学边界条件设置会导致不收敛。图2是由于电学边界条件设置导致的不收敛现象的图示。

此类不收敛现象也分两种情况：

（1）低压区无法过渡到雪崩击穿区（图2中情况①）；

（2）已经发现电流急遽增长，但无法完成曲线的回滞（图2中情况①）。

现象（1）产生的原因是在击穿点附近，电流变化太快，如图2所示，基于原来的初始解A，通过一个仿真步长，电压变化ΔV，此时假定下一点处于B点，而假定点B和真实点C之间的电流变化量ΔI太大，程序无法通过迭代获得正确点，因此无法收敛。

现象（2）产生的原因是由于默认的每一个电极接触，都定义成欧姆接触，此时电压直接加在器件的阳极和阴极之间，由于电压扫描的电压本身是不断增长的，因此器件两端的电压也只能不断增长，到了回滞点就无法再收敛了，因为它两端的电压无法变小。

发明内容

本发明的目的在于提供一种半导体器件的击穿电压TCAD仿真方法，能够解决现有技术中击穿电压仿真由于电学边界条件设置导致的不收敛现象。

为解决上述问题，本发明提出一种半导体器件的击穿电压TCAD仿真方法，包括以下步骤：

根据器件性能要求在TCAD平台中选取最佳的器件参数来创建器件仿真模型；

在所述器件仿真模型的电压扫描端定义一接触电阻，并在该电压扫描端施加扫描电压，开始击穿电压TCAD仿真，得到收敛的I-V仿真曲线。

进一步的，根据器件性能要求在TCAD平台中选取最佳的器件参数来创建器件仿真模型，包括：

根据器件性能要求确定器件的结构及结构参数；

根据所述器件的结构及结构参数确定工艺条件和工艺步骤，生成所述器件仿真模型。

进一步的，所述TCAD平台为Sentaurus。

进一步的，所述半导体器件为栅极接地MOS管。

进一步的，所述扫描电压为0V～500V。

进一步的，在所述器件仿真模型的电压扫描端定义一接触电阻的步骤包括：

通过最大扫描电压并定义一合理的击穿电压值和击穿电流获得半导体器件的内部电阻和参考电阻；

选取大于所述内部电阻至少一个数量级，且小于所述参考电阻值的电阻值作为接触电阻的阻值。