[发明专利]具有无源器件的半导体封装件及其堆叠方法有效

专利信息
申请号: 201410111742.1 申请日: 2014-03-24
公开(公告)号: CN103928416A 公开(公告)日: 2014-07-16
发明(设计)人: 顾立群;杜茂华 申请(专利权)人: 三星半导体(中国)研究开发有限公司;三星电子株式会社
主分类号: H01L23/488 分类号: H01L23/488;H01L25/00;H01L21/60
代理公司: 北京铭硕知识产权代理有限公司 11286 代理人: 孙昌浩;谭昌驰
地址: 215021 江苏省苏*** 国省代码: 江苏;32
权利要求书: 查看更多 说明书: 查看更多
摘要:
搜索关键词: 具有 无源 器件 半导体 封装 及其 堆叠 方法
【说明书】:

技术领域

发明涉及一种半导体封装件及其堆叠方法,更具体地说,涉及一种具有改进的堆叠结构以能够减少封装件的体积同时提供更好的电连接性能来实现更好的信号的半导体封装件。

背景技术

对于移动装置来讲,控制器、动态随机存取存储器(DRAM)、闪存和无源分立器件(也被称为无源器件)被堆叠于一个封装件中。

通常,控制器是最小的部件,并且被设置在封装件的顶部。无源分立器件应该与PCB接触,从而无源分立器件被设置在堆叠的封装件外部。然而针对于信号来讲,最好的方案是控制器尽可能地与闪存装置接近,并且无源器件还应该靠近VCC和VSS。

图1是示出根据现有技术的具有无源器件的半导体封装件70的堆叠结构的一个示例,图2是示出根据现有技术的具有无源器件的半导体封装件70的堆叠结构的另一个示例。

参照图1,现有技术中的半导体封装件70的一种示例包括:基板10;第一芯片20,设置在基板10上,利用键合引线50将第一芯片20的上表面电连接到基板10;第二芯片30,设置在第一芯片20上,利用键合引线50将第二芯片30的上表面电连接到基板10;控制器40,设置在第二芯片30上,利用键合引线50将控制器40的上表面分别电连接到基板10和第一芯片20的上表面;无源器件60,设置在基板10上,与第一芯片20并排地布置。半导体封装件70中的基板10(例如,可以是PCB)下部附着有焊球80,以便于进行对封装件70的附着操作。

参照图2,现有技术中的半导体封装件70的另一种示例与图1中的具有相同的元件,除了控制器40也与第一芯片20和无源器件60一起被设置在基板10上之外,其它的结构与图1中示出的结构相同,将控制器40设置基板10上与图1中控制器40堆叠地设置在第二芯片20上的结构相比,更加靠近第一芯片10(例如,闪存装置)和无源器件60,但是半导体封装件70的尺寸相应地变大。

另外,如图1所示,D1表示是根据现有技术的堆叠结构中无源器件60与VSS,VCC之间的距离。由于一般控制器40的尺寸较小,所以必须堆叠在最顶端,而无源器件60直接贴在PCB上,所以无源器件60到VSS,VCC的距离D1较远。

综上,现有技术中的具有无源器件的半导体封装件尺寸大,且控制器与存储装置距离较远,无源器件距离VCC和VSS较远,不利于提高信号质量。

发明内容

本发明的目的在于提供解决针对于上述问题的至少一个问题的具有无源器件的半导体封装件及其堆叠方法,根据本发明的示例性实施例的具有无源器件的半导体封装件可以提供紧凑的封装结构,实现更好的信号并提供增强的电特性。

本发明的一方面,提供了一种具有无源器件的半导体封装件,其特征在于,包括:基板;第二器件,位于基板上并电连接到基板;第一器件,与第二器件交错地设置在第二器件上方;至少一个无源器件,设置在基板上并位于第一器件的下方,其中,第一器件通过设置在第一器件和第二器件之间的第一连接件电连接到第二器件,并通过设置在第一器件和基板之间的第二连接件电连接到基板。

第一器件可以包括控制器。

第二器件可以包括顺序堆叠的至少一个存储器,第二器件之间彼此电连接并且与基板电连接。

第二连接件可以包括连接柱和凸块中的至少一种,第一连接件可以包括凸块。

所述基板可以是印刷电路板。

根据本发明的另一方面,提供了一种堆叠具有无源器件的半导体封装件的方法,所述方法包括下述步骤:准备基板;将第二器件设置于基板上,利用键合引线将第二器件与基板电连接;将至少一个无源器件设置在基板上未设置第二器件的位置处;将第一器件设置在无源器件上方,并与第二器件交错,其中,第一器件和第二器件通过第一连接件彼此电连接,第一器件和基板通过设置在第一器件和基板之间的第二连接件彼此电连接。

附图说明

通过下面结合示例性地示出一例的附图进行的描述,本发明的上述和其他目的和特点将会变得更加清楚,其中:

图1是示出根据现有技术的具有无源器件的半导体封装件的堆叠结构的一个示例;

图2是示出根据现有技术的具有无源器件的半导体封装件的堆叠结构的另一个示例;

图3是根据本发明示例性实施例的半导体封装件的堆叠结构。

参考标号:10:PCB,20:第一芯片,30:第二芯片,40:控制器,50:键合引线,60:无源器件,70:半导体封装件,80:焊球,191:连接柱,192:凸块。

具体实施方式

下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。

该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于三星半导体(中国)研究开发有限公司;三星电子株式会社,未经三星半导体(中国)研究开发有限公司;三星电子株式会社许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服

本文链接:http://www.vipzhuanli.com/pat/books/201410111742.1/2.html,转载请声明来源钻瓜专利网。

×

专利文献下载

说明:

1、专利原文基于中国国家知识产权局专利说明书;

2、支持发明专利 、实用新型专利、外观设计专利(升级中);

3、专利数据每周两次同步更新,支持Adobe PDF格式;

4、内容包括专利技术的结构示意图流程工艺图技术构造图

5、已全新升级为极速版,下载速度显著提升!欢迎使用!

请您登陆后,进行下载,点击【登陆】 【注册】

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top