[发明专利]一种硅片电学测试的早期侦测系统及方法

说明书

技术领域

本发明属于半导体电学合格测试测试领域，特别是涉及一种硅片电学测试的早期侦测系统及方法。

背景技术

硅片可接受测试(WAT,Wafer Acceptance Test)视为硅片出厂前的最后一道防线，而在WAT的测试下可确保硅片某个程度上的质量与稳定性并确保有缺陷的硅片不会被送到客户手里。而WAT的主要目的是模拟客户所设计的电路，并监控Fab制程的稳定性及增进产品良率，所以WAT对IC设计而言扮演着很重要的角色。而对IC而言，基本的电性参数，例如MOS特性的量测、阻值等，是保证IC是否能正常运作的基本指标。因此在量测基本电性参数应与原本设计之大小相符合的条件下，使得IC在正常情况下可正常运作。由于对Wafer上的IC做C/P(Chip Probe)测试相当的耗时且具有破坏性，因此藉由测试芯片的电性参数來检验Wafer在生产时是否有异常的情况下，可以确保芯片正常而避免低良率，即为WAT最重要的工作。而WAT的另一个重要目的，是希望能通过测试基本电性参数來反映产线上的问题；并藉由在量测当中來判断Metal是否有断线、桥接等问题。否则等测完C/P或做完F/A才知道在线的异常后，已是缓不济急。此外，对C/P值测试而言，其所测试的内容为电路之性能，既使知道故障原因，也很难得知为在线哪一个步骤所造成，而在WAT测试中，我们可以借着测试不同图案(Test Pattern)來立即反应在线哪些或某一步骤可能有问题。因此WAT测试所得的关于在线异常状况的信息能比做C/P测试來得多。而在现阶段中，硅片制造良率的高低为影响产品成本结构及该产业世界竞争优势的主要因素，因此，良率的提升与改善成为半导体产业在制程技术及制程管理上努力研究及改善的目标。

虽然，WAT测试具有上述的多种有点，但是，在实际工作中经常会碰到WAT测试结果已经偏离正常水平但是却没有及时停机台而使异常影响扩大化的情况。另外一方面，由于线上产品的表面形貌或者电路密度和机台定期测试用的硅片（blanket wafer，无复杂的表面形貌或者电路）不同，我们线上用测试硅片来做的定期侦测数据也很难侦测到实际产品的电性能品质。

目前行业内对WAT测试数据分析，是由工艺整合工程师通过每周或者每个月定期检查WAT长期曲线图来实现的，这种方法显然不能实时侦测到电性能的异常。另外，即使工艺整合工程师在定期检查中发现了WAT的异常，也需要时间去分析数据确定出造成异常的机台。这个时间的延误，也会使异常影响扩大化。

发明内容

鉴于以上所述现有技术的缺点，本发明的目的在于提供一种硅片电学测试的早期侦测系统及方法，用于解决现有技术中WAT测试数据分析不能及时侦测电性能的问题。

为实现上述目的及其他相关目的，本发明提供一种硅片电学测试的早期侦测系统，包括：

数据采集模块，用于采集硅片电学测试数据，并基于所述测试数据确定出正常硅片及异常硅片；

制造路径获取模块，用于获取各该正常硅片及各该异常硅片在工艺机台矩阵中的制造路径；

计算模块，用于依据所述制造路径计算出工艺机台矩阵中各个工艺机台的正常硅片通过率及异常硅片通过率；

制造路径生成模块，用于依据所述正常硅片通过率及异常硅片通过率生成硅片合适的制造路径。

作为本发明的硅片电学测试的早期侦测系统的一种优选方案，所述硅片电学测试数据采用一些特殊的参数测试结构替代产品进行电流、电压和电容的测试，以确定硅片电学性能，所述特殊的参数测试结构包括晶体管、各种线宽、电阻率结构、电容结构、接触孔、通孔链、蜿蜒结构、框套框结构，可以用来测试电阻、电压、电容、电流以及开路或短路测试。

作为本发明的硅片电学测试的早期侦测系统的一种优选方案，所述数据采集模块通过基于所述测试数据的比较方法以确定出正常硅片及异常硅片，所述比较方法包括MR1匹配准则，其中，所述MR1匹配准则为某一测试数据的平均值与目标值的差值除以标准差，用于显示实际测试结果偏离目标值的程度。

作为本发明的硅片电学测试的早期侦测系统的一种优选方案，所述制造路径生成模块将各道工艺中正常硅片通过率高且异常硅片通过率低的工艺机台组合生成优先采用的制造路径，以及将各道工艺中异常硅片通过率高且正常硅片通过率低的工艺机台组合生成优先禁用的制造路径。

进一步地，还包括反馈模块，用于将所述优先采用的制造路径及优先禁用的制造路径反馈给制造系统，以优先采用正常硅片通过率高且异常硅片通过率低的工艺机台组合，并优先禁用异常硅片通过率高且正常硅片通过率低的工艺机台组合。