[发明专利]一种浅沟槽隔离结构的制备方法

说明书

技术领域

本发明涉及半导体制造工艺，特别涉及一种浅沟槽隔离结构的制备方法。

背景技术

随着集成电路的发展，现代的CMOS芯片通常在一块普通的硅衬底材料上集成数以百万计的有源器件（即NMOS晶体管和PMOS晶体管），然后通过特定的连接实现各种复杂的逻辑功能或模拟功能，而除了这些特定的功能以外，在电路的设计过程中，通常假设不同的器件之间一般是没有其他的互相影响的。因此在集成电路制造中必须能够把器件隔离开来，这就需要隔离技术。

随着器件向深亚微米发展，隔离技术由局部氧化（Local Oxidation of Silicon，LOCOS）工艺发展成为浅沟槽隔离（STI）技术。业界常用的浅沟槽隔离（STI）方法主要包括以下步骤：首先，在硅衬底上依次沉积氧化层、氮化硅层，并在氮化硅层上形成图形化的光刻胶层；之后以该图形化的光刻胶层为掩膜刻蚀氮化硅层、氧化层和衬底，从而形成沟槽，并定义出有源区（Active Area）；接着在沟槽内生长线性氧化层（Liner Oxide），以改善硅衬底与后续填充的氧化物的界面特性；随后进行高温退火（High Temperature Anneal）以释放应力，优化氧化层的质量；最后在这些沟槽中填入氧化物材料（如SiO2材料）并抛光。上述的隔离工艺可以完全消除局部氧化（LOCOS）隔离工艺所特有的氧化层边缘的鸟嘴形状，由此可以形成更小的器件隔离区。

用于有浅沟槽隔离结构的线性氧化层需要低缺陷和高致密度的薄膜，半导体制造工艺一般从以下几个方面进行优化：1.用于生长线性氧化层的浅沟槽表面的质量；2.线性氧化层生长工艺条件；3.高温退火的工艺条件。

发明内容

本发明的主要目的旨在提供一种高质量浅沟槽隔离结构的制备法。

为达成上述目的，本发明提供一种浅沟槽隔离结构的制备方法，包括以下步骤：

提供半导体衬底，其表面依次形成有氧化层和氮化硅层；刻蚀以在半导体衬底中形成沟槽；对所述沟槽进行原位表面处理以使其平滑；在所述沟槽的表面形成线性氧化层；以及在所述沟槽中填充隔离介质层。

优选地，对所述沟槽进行原位表面处理的步骤包括通过使用HCl、Cl₂或HCl/Cl₂混合气体，在同一腔室内原位刻蚀所述沟槽的表面。

优选地，原位刻蚀所述沟槽的表面的厚度为。

优选地，在对所述沟槽进行原位表面处理的步骤之前，还包括对所述沟槽侧壁的氮化硅层进行湿法刻蚀，直至暴露出所述氮化硅层下方的氧化层的步骤。

优选地，所述沟槽的侧壁所刻蚀的氮化硅层的宽度为。

优选地，在所述沟槽的表面形成线性氧化层的步骤之前，还包括酸槽清洗所述沟槽表面的步骤。

优选地，所述线性氧化层的形成工艺为化学气相沉积或氧化工艺，厚度为

优选地，所述隔离介质层的材料为二氧化硅。

优选地，所述氧化层和线性氧化层的材料为二氧化硅。

本发明所提出的浅沟槽隔离结构的制备方法，在形成线性氧化层之前，对沟槽表面刻蚀以去除沟槽形成过程中的缺陷，由此提供低缺陷和粗糙度良好的浅沟槽表面，有利于形成优质的线性氧化层。

附图说明

图1为本发明一实施例的浅沟槽隔离结构的制备方法的流程图；

图2a～2d为本发明一实施例的浅沟槽隔离结构的制备方法的剖视图。

具体实施方式

为使本发明的内容更加清楚易懂，以下结合说明书附图，对本发明的内容作进一步说明。当然本发明并不局限于该具体实施例，本领域内的技术人员所熟知的一般替换也涵盖在本发明的保护范围内。

图1为本发明提供的浅沟槽隔离结构制备方法步骤流程图。

如图1所示，本具体实施方式提供的浅沟槽隔离结构制备方法，包括步骤：

步骤S1：提供半导体衬底。

该步骤中，如图2a所示，半导体衬底100表面从下至上依次覆盖有氧化层101和氮化硅层102。半导体衬底100可以为形成有半导体器件的硅、形成有半导体器件的绝缘体上硅(SOI)、或者为形成有半导体器件的II-VI或者III-V族化合物半导体。氧化层101一般为二氧化硅层，二氧化硅层101和氮化硅层102的制备均采用本领域技术人员熟知的工艺，在此不作赘述。

步骤S2：刻蚀以在半导体衬底中形成沟槽。